Передатчик телеграфного аппарата Советский патент 1976 года по МПК H04L17/04 H04L13/16 

Описание патента на изобретение SU504310A1

(54) ПЕРЕДАТЧИК ТЕЛЕГРАФНОГО АППАРАТА

Похожие патенты SU504310A1

название год авторы номер документа
Передатчик телеграфного аппарата 1976
  • Башманов Михаил Гаврилович
SU585622A2
Передатчик телеграфного аппарата 1976
  • Башманов Михаил Гаврилович
SU649155A1
Передатчик телеграфного аппарата с автоконтролем 1978
  • Башманов Михаил Гаврилович
  • Воробьева Татьяна Ивановна
SU739749A2
Передатчик телеграфного аппарата с автоконтролем 1976
  • Башманов Михаил Гаврилович
  • Воробьева Татьяна Ивановна
SU568199A1
Передатчик телеграфного аппарата с автоконтролем 1979
  • Башманов Михаил Гаврилович
  • Воробьева Татьяна Ивановна
  • Митина Лидия Алексеевна
SU886297A2
ПЕРЕДАЮЩАЯ ЧАСТЬ ТЕЛЕГРАФНОГО АППАРАТА 1971
SU310410A1
Передатчик телеграфного аппарата 1986
  • Стишковский Владимир Леонидович
SU1401632A1
ПЕРЕДАТЧИК ТЕЛЕГРАФНОГО АППАРАТА 1973
SU379986A1
Передатчик телеграфного аппарата 1977
  • Руденко Федор Николаевич
SU658768A1
Передатчик телеграфного аппарата 1987
  • Стишковский Владимир Леонидович
SU1494241A2

Иллюстрации к изобретению SU 504 310 A1

Реферат патента 1976 года Передатчик телеграфного аппарата

Формула изобретения SU 504 310 A1

1

Изобретение относится к технике перецачи цискретной информации, в частности к электронным передатчикам телеграфных алпаратов.

Известен передатчик телеграфного ап-

парата, содержащий клавиатурный комбинатор и трансмиттерную приставку, выходы которых через многоступенчатый буферный накопитель соединены с соответствующими входами передающего распределителя, подключенного к выходному . блоку и дещифратор.

Однако известный передатчик телеграфного аппарата не обеспечивает высокую достоверность передаваемой информации.

Цецью изобретения является повыщение достоверности передаваемой информации.

Для этого дополнительный выход выходного блока через последовательно соединен ные блок для сопряжения и элемент сравнения подключен к первому входу выходного элемента И, причем выходы дешифратора, соединенного с входами-многоступенчатого буферного накопителя, подключе-

ны к входам элемента ИЛИ, выход последнего через дополнительную ячейку многоступенчатого буферного накопителя подключен к входу первого триггера, второй вход которого соединен с вторым выхдом передающего распределителя, а выход - с первы м входом элемента И, второй вход которого соединен с третьим выходом передающего распределителя, а выход элемента И подключен к второму входу вы.ходного элемента И и счетному входу второго триггера, установочные входы которого соединены с вь1 ходами дешифратора, а выход - с вторым входом элемента сравнения.

На чертеже приведена структурная электрическая схема передатчика.

Передатчик телеграфного аппарата содержит клавиатурный комбинатор 1, тра ;смиттерную приставку 2, дешифратор 3, выходы комбинатора 1 и приставк 2 через многоступенчатыйбуферный накопитель 4 с П/ ступенями соединены с соответствующими входами передающего распределителя 5, подключенного к вь.хоцному блоку 6, дополнительный вы хоц которого через последовательно соединенные блок для сопряжения 7 и эле1ч4ент сравнения 8 подключен к первому входу выходного элемента И 9, причем выходы дешифратора 3, соединенного с входами многоступенчатого буферного накопителя, подключены к входам элемента ИЛИ 1О, выход которого через дополн телькую ячейку 11 многоступенчатого буферного накопителя 4 подключен к вход триггера 12, второй вход которого соеди нен с вторым выходом передающего расп делителя 5, а выход - с первым входом элемента И 13, второй вход которого соединен с третьим выходом передающего распределителя 5, а выход элемента И 13 подключен к второму входу выходно го элемента И 9 и счетному входу триггера 14, установочные входы которого соединены с выходами дешифратора 3, а выход - с вторым входом блока для сравнения 8. Передатчик телеграфного аппарата рабо тает следующим образом. При передаче информации с клавиатурн го комбинатора 1 или с трансмиттерной приставки 2 кодовые комбинации вводятся в многоступенчатый буферный накопитель 4, в котором осуществляется продвижение комбинаций с первой ступени вп/ -УК ступень. В присутствии кодовой комбинации в Л-ои ступени многоступенчатого буферного накопителя 4 происходит запуск передающего распределителя 5. При этом кодовая комбинация многоступенчато буферного накопителя 4 поступает в передающий распределитель 5, в котором осуществляется формирование стартстопной последовательв:ой комбинации и передача ее через выходной блок 6 в линию. При записи в многоступенчатый буферны накопитель 4 кодовой комбинации 1010 ,, или комбинации 0101 срабатывает де- шифратор 3, выходной сигнал которого через элемент ИЛИ 10 поступает на вход дополнительной ячейки 11 многоступенчатого буферного накопителя 4 и записывает в Hfee 1. Одновременно выходной сигнал дешифратора 3 подается на один из входов триггера 14. Если с клавиатурного комбинатора 1 или трансмиттерной приставки 2 в v:Horoступенчатый буферный накопитель 4 записывается комбинация 1010..., то сигналом с выхода дешифратора 3, соответствующего этой комбинации, триггер 14 устанавливаете R положение, при кото- ром на ГО выу.оце появ;:яется сигнал Одновременно с продвижением комбинации 1010... от первой ступени многоступенчатого буферного накопителя 4 в ft -уюпродвигается сигнал 1 от первой ступени дополнительной ячейки 11 в П -ую ступень дополнительной ячейки 11. При считывании с ft -ой ступени многоступенчатого буферного накопителя 4 кодовой комбинации 1О1О... считывается сигнал 1 с fl-ой ступени дополнительной ячейки 11 многоступенчатого буферного накопителя 4. Этим сигналом триггер 12 устанавливается в состояние, при котором с его выхода на вход элемента И 13 подается сигнал разрешения. Благодаря этому при формировании передающим распределителем 5 элементов кодовой комбинации с его выхода через элемент И 13 на счетный вход триггера 14 поступают сигналы, с приходом каждого из которых триггер 14 изменяет свое состояние. Так как с поступлением на вход многоСтупенчатого буферного накопителя 4 комбинации 1О10... выходным сигналом дешифратора 3 триггер 14 предварительно устанавливается в состояние О, то с приходом на его счетный вход сигналов от передающего распределителя 5 на его выходе формируется комбинация 1010... В случае поступления на вход многоступенчатого буферного накопителя 4 комбинации 0101 триггер 14 выходным сигналом .дешифратора 3 предварительно устанавливается в положение 1. Поэтому с поступлением сигналов от передающего распределителя 5 на выходе триггера 14 формируется комбинация 0101... При правильной работе многоступеьлатого буферного накопителя 4, передающего распределителя 5 и выходного блока 6 комбинации 1010... или 0101 ..., формируемые триггером 14, совпадают с комбинациями, передаваемыми в линию с выходного блока 6. Поэтому элемент сравнения 8 не выдает разрешающего сигнала на вход выходного элемента И 9, и на его выходе сигнал Ошибка отсутствует. При неправильной работе одного из блоков передатчика телеграфного аппарата, приводящей к искажению передаваемых комбинаций, элемент сравнения 8 при формировании триггером 14 комбинации 1О1О... или О1О1 ... выдает сигнал несравнения. Этот сигнал для выходного элемента И 9 является разрешающим, и поэтому стробирующие сигналы с выхода элемента И 13 прохоцят на выхо выходного элемента И 9 казс сигналы Ошибка. При окончании передачи в линию элементов комбинации 1О1-О... (01О1.,.) сигналом с выхода передающего распределителя 5 в момент передачи стопового элемента комбинации триггер 12 устанавливается в исходное состояние, когда с его выхода на вход элемента И 13 выдается сигнал запрета. Периодичность контроля передатчика телеграфного аппарата определяется часто стью появления комбинаций 1О10... и О101... При непрерывной выдаче с клави турного комбинатора 1 или с транск иттерной приставки 2 комбинаций 1010..., О101... осуществляется непрерывный кон роль работы передатчика телеграфного аппарата. Формула изобретени Передатчик телеграфного аппарата, содержащий клавиатурный комбинатор и трансмиттерную приставку, выходил которых через многоступенчатый накопитель соединены с соответствующими входами передающего распределителя, подключенного к выходному блоку, и дешифратор, отличающийся тем, что, с целью повышения достоверности передаваемой информации, дополнительный выход выходного блока через последовательно соединенные блок для сопряжения и элемент сравнения подключен к первому входу выходного элемента И, причем выоды дешифратора, соединенного с входами многоступенчатого буфврного накопителя, подключены к входам элемента ИЛИ, выход последнего через дополнительную ячейку многоступенчатого буферного накопителя подключен к входу первого триггера, второй вход которого соединен с вторым выходом передающего распределителя, а вьгхоц - с первым входом элемента И, второй вход которого соединен с третьим выходом передающего распределителя, а выход элемента И подключен к второму входу выходного элемента И и счетому входу второго триггера, установочные входь которого соединены с выходами дешифратора, а выход - с вторым входом элемента сравнения.

pC:j. L

1

uiCZl

/t

L

|5

I

I

I

-H

IJ

i

r

«M

f5

SU 504 310 A1

Авторы

Башманов Михаил Гаврилович

Даты

1976-02-25Публикация

1974-10-28Подача