Анализатор информации для устройств телеконтроля циклического действия Советский патент 1976 года по МПК G08C25/00 H04L1/00 

(54) АНАЛИЗАТОР ИНФОРМАЦИИ ДЛЯ УСТРОЙСТВ ТЕЛЕКОНТРОЛЯ ЦИКЛИЧЕСКОГО ДЕЙСТВИЯ пульса раэрешешш, соответстпвенно нижней и верхн, выходы 10 и 11 на ивдикацию сп лоненвй от пределов нормы и адресные шины .. . i В анализаторе информации дешифратор 1 гдвоичного кода параметра своими входами под ключен к трем старшим разрядам пятиразрядного двоичного счетчика-регистра приема и преобразования информации телеизмерения (на фиг. 1 не показан), в котором поспедоватей но o времени фиксируется (в режиме щда пическсий работы системы телемеханики) ьвг личина измеряемого параметра каждого адреса (объекта) телеизмерения. При таком пошшючении дешифратор 1 двоичного кода параметра обеспечивает шаг квантования, равный четырем единицам кода, а число ступеней квантования на его выходе равно BOCE ми; Ou4-8-l 2-16-20-24-28 (разрядность даоичного счетчика, фикс1фующего код пара меора, а также шаг квантоваршя при кон |трояе выхода параметра за пределы нормы Mfyryr быть любыми и выбраны для пенсне|Ния полагаемого произвольно). Восемь ступеней контроля, которыми ;првдставпен параметр на выходе дешифрато. jpa 1 двоичного кода параметра, раздеяены ,на две грутагы; нижнюю и верхнюю. Нижняя группа включает в себя четыре нижних сту4 |пени дешифратора 1 двоичногчэ кода параме ра от О до 12, верхняя-четыре верхних ;ступени от 16 до 28. Первые четыре выхо |да дешифратора 1 двоичного кода параметр относящиеся к нижней группе, подключены Соответственно к первому, второму, третье-г 1му и четвертому входу блока 2 сравнения ; заданными уст нсязками зоны разрешенных ;значеннй по нижнему пределу, а вторые чеjTbJpe выхода дешифратора 1, относящиеся к |Вертей группе, подключены соответственно SK первому, второму, третьему и четвертому ходу блока 3 сравнения по верхнему щзе делу. Остальные четыре входа; четвертый, пятый, йгестой, седьмой и восьмой блока 2 (сравнения по нижнему пределу и блока 3 срав- HCTfKH по верхнему пределу подхлючены через ...элементы ИЛ И-НЕ 8;,8„ к соответствую- |,.-L о ДИМ уставкам зоны разрешенных значений, соединенным с адресными шинамк Блоки 2 и 3 сравнения по нижнему йЪёрх- |нему пределам идентичны между собой. Как рьЛ из них состоит из четьфех цвухвходовы схем И, одной сборки ИЛИ и триггера Шын та (на фиг. 1 не показаны). Первые входы Ьхем И являются непосредственно первым, вторым третьим и четвертым, а вторьге пяты, шестым, седьмым к восьмью входами блоков 2 и 3 ставкения. Выхоаы схем И каждого из блоков 2 и 3 сравнения через диодную ИЛИ подключены к трштеipy Шмидта, выходы последнего являются нф посредственно первым единичным и вторым нуз евым вьрсодом каждого блока сравне 4 ния.. (Педвый и BTOpdi выходы блока 2 сраввр|Ш1Я по нижнему пределу соединены с первьш 1и вторым входами блока 4 ключей переноса |по нижнему пределу, а первый и вторюй вьь. „ 1 « сравнения ш верхнему пре делу соединены с первым и вторым входа ми блока 5 ключей переноса по верхнему пределу. Кроме того, третьи входы блоков 4 и 5 ключей переноса по нижнему и веря |нему пределам подключены к входу 9 Им-, |пупьс ра ешения, а остальные входы этю; блоков соединены с соответсттвукяцими ад .ресными шинами . Блоки 4 и 3 переноса по верхнему и пределам состоят из tl пар схем И |совпадения, причем каждая пара схем И пе):выми входами соединена с ооответстъукяце адресной шиной. Вторыми входами первые схемы И каждой пары связаны с первыми единичными , а вторые - с вторыми нуле. выми входами этих блоков. Кроме того, все схемы И совпадения блоков 4 и 5 пе .реноса связаны с третьими входами coo№ej ствующих блоков и имеют индивидуальные выходы - единичный и Гнулевой для кажг ;дой пары., I Выходы блока 4 переноса информации п( |нижнему пределу соединены, с cooTiseTCTByK ;шими входами блока 6 памяти отклонений jOT нормы по нижнему пределу, а выход|)1 бло;ка 5 переноса информации по верхнему npei |делу .-. с соответствуюшими входами блока 7 памяти отклонений по верхнему гфеделу. Блоки 6 и 7 памяти откпоне1жй от нор-. мы по нижнему и верхнему пределам состо-ят из ri отдельных ячеек памяти (тригге , ров), выходы 10 и 11 которых соединены с соответствующими индгасаторами (на фиг. .1 не показаны), расположенными на пульте оператора или мнемошите. В исходном состоянии ко всем адресным шинам 12.-12 приложены потенциалы за прета, при этом от соответствующих эле.;ментов ИЛИ-НЕ 8 -8 (включая те из них которые не имеют свйзи с уставками) к пя тому, шестому, седьмому и восьмому входу блоков 2 и 3 сравнения по верхнему и ниж;Heivfy, .пределам приложены потенциалы раз -i реше1шя. В результате, в завистуюсти от значения величины параметра телеизмерения, :т. е. в зависимости от того, какой из выходов дешифратора 1 в данном случае окажет. :ся возб гжденным, возбуждается первый еди... jKH4Hbrii выход блока 2 сравнетш по нижтгему пределу или блока 3 равнения по верхЧ нему пределу, который, в свою очередь, под включает потенциал разрешетш к первому I единичному входу блока 4 или блока 5 п |реноса по верхнему или нижнему пределу. Однако ко всем остальным входам блоков 4 и 5 переноса в данном случае пршсладьь ваются потенциады запретаэ и все тркггер 1 блоков 6 и 7 памяти отклонений по верхне му и нижнему пределам остаются в том по1ложении (О или 1), в которое они были переключены на предьщужем цикле опрО са. В регкиме циклической работы системы телемеханики, адресов телеизмерения при , опросе поочередно возбуждаются от адрес ног о дешифратора системы шины , на каждом очередном адресе в момент сра |нения кода параметра с заданной уставкой 1на вход 9 анализатора пос1упает импуяьс разрешения от блока синхронизации системы. Возбужденная адресная шина, например i |Шина 12. Подготавливает разрешение на со ответствующих входах блоков 4 и 5 ключей ; переноса по нижнему и верхнему пределам ;и посредствоы уставки зоны разреигенниэс значени возбуждает элементы ИЛй-НЕ 8 , . . 8 , при этом элементы ИЛИ-НЕ 8 45о и 8 , подключают потенциалы запре-уа на седьмой и восьмой вход блока 2 сравнения| |по пределув а элемент ИЛИ-НЕ 81 ;на пятый вход блока 3 сравнегшл по верх нему пределу. Входы в блоки 2 и 3 сравнен;Ш1Я по верхнему и нижнему пределату от:эле- ментов 8 8 управляют (накла 4 |Дьшают запрет или разрешение) соответст j|вующими входами в эти блоки оТ дешифра -j JTOpa 1. Так, например, пятый вход управ J ,ляет входом первым, шестой вход вторы4 ВХОДОМ, седьмой - третьим, а восьмой - :четвертым входом, Есш-1 параметр телеизмерения соответ ствующий адресу 12, находится в пределах нормы, заданных уставкой зоны |разрешенных значений, т. е. возбуящен одии .из выходов 8, 12 1АТСЛ 16 дешифрато4ра 1 двоичного кода параметра, к которым: подключены потеи}дийлы заггрета от соответ4 :|ствуюцщх элементов ИЛИ МЕ 8„, 8 и 8„. то возбуждаются вторые нулевые вы ХОДЫ блоков 2 и 3 сравнения по верхнему I о и нижнему предепамд которые, в свою оче 1редь, подгси авливают потенциалы разреше .;Ния на вторых входах блоков 4 и 5 ключей ,;переноса по ннжне.у и верхнему пределам, в результате чего ттри попкпючеипи импульса раэрег.геигтя по вкопу 9 /(м./игизагора, | ijсоединенному с третьими входами блоков 4 и S ключей переноси, возбуждается одпп из схем совпадения И этих блоков, бллго даря чему, тригтерй: блоков 6 и 7 памяти отклонения параметра по верхнему и нижне(му гфеделам, соответствующие адресу шины 12., переключаются в положение О. Если параметр, соответствующий адресу |Шины 12, выходит за нижний предел эонм -разрешенных значений, т, е, возбужден один из выходов О или 4 дешифратора 1 двс ичного кода параметра, к которым подклк -; 1чены потенциалы разрешения от соответет вующих элементов ИЛИ-НЕ 8 и 8„, то возбуждается первый единичный выход блока 2 сравнения по нижнему пределу, при ЭТОМ в блоке 3 сравнеш1Я по верхнему 1фв-1делу возбуждается второй нулевой выход. Возбужденный первый выход блока 2 подго. .тавливает потенциал разрешения на первом || единичном входе блока 4 ключей перениjjca по нижнему пределу, а возбужденный втб|;рой выход блока 3 - потеншгал разреиюния на втором нулевом входе блока 5 ключей переноса по-верхнему пределу, следователь. но, при подключении импульса разрешения ino входу 9 анализатора информации возбуждаются по третьему входу соответствующие, схемы совпадения блоков 4 и 5, посредстIP ом которых триггер блока 6 памяти откло нений по нижнему пределу адреса шииы 12J . , ререключаютсй в положение , а триггер ;блока 7 памяти отклонений по верхнему 1ф |делу адреса шины 12 - в положение О. Если параметр, соответствукяций адресу ((ШИНЫ 12, выходит за верхний предел зо |ны разрешенных значений, т. е. возбужден Ьдин из вь«одов 20, 24 или 28 дв Шифратора 1 двоичного кода параметра, к KOTOpbiKf подключены потенциалы разрешения рт соответствующих элементов ИЛ11-НЕ 8 ,; Ь„ или 8о, то возбуждается пергый еди ничньй выход блока 3 сравнения по верхне Vy пределу, при этом в блоке 2 сравнения по нижнему пределу возбуждается второй нуплевой выход. Возбужденный первый выход ;блока 3 подготавлршает потенциал разреше- ;ния на первом единичном входе блока 5 ;переносй по верхнему пределу, а возбужден ньй второй выход блока 2 потенциал раэ решения на втором нулевом выходе блока: 4 ключей переноса по нижнет(у пределу. Таким образом, тфи подключении импулт. са разрешения к входу анализатпрп и форхгл;иии возбу даются по третьему вхосу чог ветствуюшие схемы совпадеиггя )К( г, -1 и 5, посредство т котор 1Х rpvirrri )К- / пч1мяти отклонений по МГ. .., са шины 12 перекл оча(тся в положение 1, а трипер блока 6 памяти отклонений по нижнему пределу шины 12 - в положение О. Аналогичным образом в-течение/цикли , j опроса производится сравнение с заданными уставками зоны разрешенных значений йоех i остальных адресов контролируемых параметров, триггеры блоков б и 7 памяти отидЫ( / иений по верхнему я нижиему пределам за-/ ю нимают соответсггеукжше положения.if Формула изобретения Анализатор 1шформащ&| для устройств i, телеконтропя шжлйнеского цейсггййя, соаер. жащий йешифратор кода г&араьштрА, первая ; ГруПГШ,выходов KOTtpOrO ЯйДЛЛЙ.«Чеиа к гругше входов блока сраанвшш, ярисое к динениого второй гругшой входоа через ) пу элементов к anpecHbmi )1Лнпм, а цвумя выходами - к первому и второму вхопам блока ключей, выхоцы которого соединены с соответствуюишмл входами блока памяти отклонений, отличающийс я тем, что, с целью повышения быстродействия и расширения области применения, он содержит дополнительный блок сравне - ния, первая и вторая группы входов KOTopi го подключены соответственно к второй группе выходов дешифратора и через дополни -1 тельную группу элементов ИЛИ-НЕ - к йдреоным шинам, дополнительный блок ключей, ; первый и второй входы которого подключены к соответствующим выходам дополнительно го блока сравнения, а третий вход соединен с третьим входом основного блока ктиочей :, и с шиной разрешения, и дополнительный : блок памяти отклонений, входы которого подкл1О ены к соотьетствукжшм выходам дЬполнительного блока ключей.