Фазоимпульсный счетчик Советский патент 1976 года по МПК H03K29/00 

(54) ФАЗОИМПУЛЬСНЫЙ СЧЕТЧИК

Изобретение относится к импульсной технике. Известны фазоимлульсные счетчи-

КИ 1, 2 .

В первом из счетчиков каждый разряд состоит из синхронизированных релаксаци- онных автогенераторов, содержащих источник опорного напряжения, компаратор, емкостный накопитель, ключевую схему и схему сброса.

Такой счетчик работает недостаточно

точно и стабильно.

Наиболее близок к предлагаемому второй фазоиг шульсный счетчик, который соцержит источник опорного напряжения, время- задающий резистор, диодный компаратор, связанный через накопительньШ конденсатор и ключ со ВХОДОМ, а через диод - с ВЫХОДОМ блока сброса., Времязадаюший резистор связан с диодным компаратором, накопительным конденсатором и диодом через элемент Запрет, управляющий вход которого соединен с прямым выходом триггера, ВХОД установки нуля которого соединен с ВЫХОДОМ ВХОДНОГО синхронизатора и входом фазоизбирательной схемы совпадения.

Времязадающий резистор подключен к шине источника питания Е. Источник синхроимпульсов соединен с ключевой схемой и входом установки единицы триггера. Схема сброса подключена к шине источника питания Е. Синхронизирующий вход синхронизатора .подключен к опорной ячейке. Входные и.шульсы поступают на счетный вход синхронизатора. Выход схемы сброса является фазоймпульсным выходом счетчика, а ВЫХОД фазоизбирательной схемы совпадения является ВЫХОДОМ перенос.

В этом фазоимпульсном счетчике под действием каждого входного счетного импульса, привязанного синхронизатором к опорной последовательности, фаза выходных импульсов смещается на единицу вследствие того, что элемент Запрет, включенный последовательно в цепь заряда накопительного конденсатора, запрещает заряд накопительного конденсатора на период последова тельности синхрои1ушульсов.

Цель изобретения - повышение надежноети счетчика - достигается тем, что в предлагаемый счетчик введены два логических элемента И, включенные последовательно между выходом входного синхронизатора и одним из входов триггера, второй вход которого соединен со вторым входом лервого логического элемента И и подключен через диод к компаратору, второй вход второго логического элемента И связан с выходом ключа, а выход первого логического элемента И соединен со входом логического элемента Запрет. На фиг. 1 приведена схема описьшаемо го счетчика; на фиг. 2 - схема входного си Ехронизатора. Счетчик содержит источник опорного напряжения 1, времязадающий резистор 2, диодный компаратор 3, накопительный конденсатор 4, -ключ 5, диод 6, блок сброса 7, логический элемент Запрет 8, триггер 9, входной синхронизатор 10, фазоизбира- тельный элемент И 11 , логические элементы И 12, 13. Резистор 2, конденсатор 4 и диод 6 образуют емкостный накопитель 14. Источник опорного напряжения, компаратор, е дкостный накопитель, ключ, блок сброса и элемент Запрет образуют фазоймпульсный многоустойчивый элемент. Входной синхронизатор (фиг. 2) содержит тригзгер 15, элемент И 16, инвертор 17. Принцип работы описываемого счетчика заключается в следуюи-ем. Пусть в фазоиг-дпульсном счетчике записана информация о трех поступивших на его вход счетных импульсах. При этом на выходе синхронизатора 10 установлен низкий потенциал, благодаря чему элементы И 12, 13 заперты, а элемент Запрет подготовлен для пропуска импульсов с ключа на вход блока сброса 7. Триггер 9 находится в нулевом состоянии, что обеспечи вает запирание элементов И 11 и 16; соответственно запрещаются появление импульсов nepeHocfi на выходе 18 и подача импульсов на нулевой вход триггера 15 синхронизатора 10. После окончания зарядных процессов в емкостном накопителе на выходе ключа 5 формируется отрицательный импульс, который, пройдя через элемент Запрет 8 и блок сброса 7, появляется на выходе 19 счетчика. На время действия этого импульса, фаза которого содержит информацию о числе, записанном в счетчике, разряжается, накопительный конденсатор 4, запирается по соответствующему входу элемент И 12 и подтверждается нулевое состояние триггера 9. Если во время действия импульса на выходе 19 на вход 20 поступает очередной счетный импульс, на выходе синхронизатора появляется сигнал высокого уровня, который, однако, не изменяет состояние счетчика. От заднего фронта импульса на выходе 19 срабатьтает элемент И 12, в результате чего на элемент И 13 подается разрешающий сигнал, а на элемент Запрет 8-запирающий. Очередной импульс с ключа 5 через открытый по другому входу элемент И 13 переключает триггер 9 в единичное состояние. Триггер, в свою очередь, подготавливает по соответствуюищм входам элементы И 11 и 16. При этом подача сигнала на блок сброса 7 блокируется элементом Запрет 8, и разряд конденсатора 4 задерживается на период следования синхроимпульсов. В следующий момент времени триггер 15 синхронизатора через элемент И 16 устанавливается в нулевое состояние, В результате этого сигнал на выходе синхронизатора исчезает, элементы И 12, 13 оказьшаются закрытыт ш., а элемент Запрет 8 открывается. Благодаря тому, что конденсатор 4 емкостного накопителя остался в заряженном (статическом) состоянии, с приходом на ключ 5 следующего синхроимпульса на его выходе снова появляется импульс, но уже с с фазой, смещенной на единицу. Пройдя через элемент Запрет 8 и блок сброса 7, этот импульс разряжает конденсатор 4 и устанавливает триггер 9 в нулевое состояние. Выщеописанные процессы повторяются с поступлением счетных импульсов на вход 21, с той лишь разницей, что на каждом пятом импульсе в момент нахождения триг гера 9 в единичном состоянии на выходе 19 формируется однократный импульс переноса, совпадающий по фазе с импульсом опорной последовательности, поданной на вход 22. При отсутствии входных импульсов фаза импульсов на выходе 2О остается неизменной. Формула изобретения Фазоимпульсный счетчик, содержащий в калодом разряде входной синхронизатор, триггер, фазоизбирательный элемент И и фазоимпульсньлй мцогоустойчивый элемент, включающий последовательно соединенные сточник опорного напряжения, компаратор, емкостный накопитель, ключ, блок сброса и логический элемент Запрет, отличающийся тем, что, с целью повыщения надежности, в него введены два логичеких элемента И, включенные последовательно менаду выходом входного синхронизатора и одним из входов триггера, второй вход которого соединен со вторым входом первого логического элемента И и подключен через диод к компаратору, второй вход второго логического элемента И связан с выходом ключа, а выход первого логического элемента Ti соединен со входом логического элемента Запрет,

Источники информации, принятые во внимание при экспертизе:

стр. 73-75, рис. 72-73.

гл

/5

Фиг. 2