Устройство для контроля интегральных схем Советский патент 1977 года по МПК G01R31/303 G06F11/24 

разователей 2 соединешл с входом 18 коммутатора параметров 3, выход которого 19 соединен с аналого-цифровым преобразователем 4. Двоичные выходы преобразователя 4 подключены к входам 20 логических схем обработки 7, а одноимеииые выходы задатчика граничных значений 5 - к входам 21 этих схем. Логические схемы обработки 7 включены иоследовательио в иорядке возрастания весов двоичных разрядов таким образом, что выход 22 (л--1)-й схемы иодключеи к входу 23 л-й схемы, иричем Л - старншй двоичный разряд. Выход 22 логической схемы обработки 7 связан с иервыл входом схемы совпадения 11, выход которой подключеи к счетному входу 24 счетчика импульса 12. Выходы счетчика имиульсов 12 через регистр групп классификации и схему одиозпачности 14 связаны с индикатором групп 15. Выходы блока управления 16 подключены к входу 25 блоха нервичных преобразователей 2, к входу 26 коммутатора нараметров 3, к заиускаюик-му входу 27 аналого-цифрового преобразователя 4, к входу ,28 задатчика граиичиых зиачеиий 5, к имиульсному вхо.ту 29 схемы равнозначности 11 и к сбросовым входам 30 и 31 счетчика импульсов 12 и регистра групп классификации 13. Выход коммутатора граничных зпачений 6 иодключеи к входу 32 задатчика граничных значений 5.

Устройство работает следующим образом. Выход 17 исследуемой иитегральиой схемы 1 подключеи к блоку иервпчных преобразователей 2, где формируется информация об измеряемых параметрах, которая постуиает иа вход 18 коммутатора пара.четров 3. Блок управления 16 по выходу 26 формирует управляющий сигиал иа программпый комм татор 3 для поочередпого подключепия контролнруемых параметров на вход 19 преобразователя аналог-код 4. Величина коптролируемого параметра П в цифровом коде ностунает на входы 20 логнческих схем обработки ячеек 7, а величина граничного значення Г - на входы 21. Если на входе 20 ячейки старщего разряда присутствует нулевой сигнал, а иа входе 21 - единичный, то на выходе первого элемента И-НЕ 9 появится нулевой сигнал, а па выходе первого элемента И-НЕ 10, т. е. на входе 22 схемы совпадения И, появится единичный, что соответствует резу.чьтату сравпения . Если иа вход 20 этой ячейки подан единичный сигнал, а па вход 21 - нулевой, то на выходе первого элемента 9 ноявится единичный, а на выходе второго элемента 9 - нзлевой сигнал. На вход первого элемента 10 с выхода второго элемента 10 поступит единичный сигнал, и иа входе 22 схемы совпадения 11 появится нулевой сигиал независ гмо от состояиия входов 20 и 21 ячеек млад1пих разрядов, что соответствует результату сравнения . Если иа входы 20 и 21 ячейки старщего разряда иоданы одиоименныо сигналы, то на выходах обоих элементов 9 присутствуют единичиые сигналы и состояние других элементов 10 не определено. В этом случае )езультат сравнения будет оиределяться уровнями входных сигиалов соседней младП1ей ячейкп. Еслп па П1нне 20 этой ячейки присутствует пулевой сигпал, а иа щине 21 - едннпчный, то па выходе первого элемента 10 этой ячейки появится едииичный снгнал, который воздействует иа элементы 10 ячейки етарHiero разряда таким образом, что па входе 22 НОЯВ1ГГСЯ единичный сигнал (). Нри нротивоположных уровнях сигналов на входах ячейкн (;V-1)-го разряда нулевой сигиал с выхо.та эле.чемта 10 нредонределит нулевой уровеиь иа входе 22 ехемы совпадения 11 ). В случае равеиетва входных сигналов Л-ой и (Л-1)-ой ячейки результат сравне 1ия будет оиределяться уровнями, заиисанными иа входах иоследующей младщей ячейки и т. д.

После окоичаиия переходного нроцесса в блоке нервичных преобразователей 2, в котором сформирована схема измерения первого параметра, от блока управлеиия 16 но выходу 27 запускается аиалого-цифровой иреобразователь 4, который своим импульсом «конец измереиия заиускает коммутатор граничных значений 6. К этому времени но коман;)е с блока унравления 16, поступившей на вход 28 задатчика грапичпых зпачепий 5, в последпем иодготовлепа к опросу группа шин граничных зиачеиий даиного параметра, причем граничные зиачения иабраны в убывающем иорядке, и но входу 29 иодготовлена к пропускапию импульсов схема совпадения И. Коммутатор граничных значений 6 ноочередно подключает эти шины к входам 21 логических схем обработки 7. Если значение измеренного параметра находится между т-ыи и (т+1)-м граничным значением, то на счетный ход 24 счетчика имиульсов 12 иостунят импульсы и перебросится в единичное состояние т-ая выходная щина счетчика 12. Результат клаесификации ио иервому иараметру запомииается в регистре групп классификации 13 и через схему однозначности 14 иоступает на индикатор, включая лампу /п-ой группы. Далее управляющее устройство 16 по выходу 25 формирует в блоке первичных преобразователей 2 схему измереиия второго нараметра, по выходу 30 сбрасывает счетчик импульсов 12 в исходное состояиие, по входу 26 подключает измеритель к входу преобразователя «аиалог-код 4, по входам 29 и 28 нодготавливает схему совнадения 11 и груипу шин граиичиых значеннй, соответствующих второму параметру, в задатчике граничных значений и после окончания переходного процесса ио выходу 27 запускает преобразователь 4. По окончании процесса счета вступает в работу комм татор граничных значений 6, и на вход счетчика иоступает / импульсов. Для исключеппя загорания одновременно двух или неекольких лампочек индикатора групп 15 в устройство введена схема одиозиачности 14, которая заг1рещ,ает загорание иредыдущей лампочки при включенной последующей. Таким образом, если исследуемая интегральная схема по одному параметру удовлетворяет группе т, а по другому - группе I, причем / - худшая группа, то на индикаторе загорается лампочка группы /. Дальнейшая работа классификатора аналогична вышеописанному.

Логические схемы обработки 7 идентичны и при использовании вместо элемептов И-НЕ элементов ИЛИ-НЕ работоспособны при любом коде преобразователя аналог-код.

Формула изобретения

1. Устройство для контроля интегральных схем, содержащее коммутатор, соединенный с блоком первичных преобразователей и аналого-цифровым преобразователем, блок управления, задатчик граничных значений, счетчик импульсов, регистры групп, логические схемы и индикаторы, отличаюш,ееся тем, что, с целью повышения точности и скорости измерений, в него введены схема однозначности и коммутатор граничных значений, вход которого соединен с аналого-цифровым преобразователем, а выход - с задатчиком граничных значений, подключенным к логическим схемам, вторые входы которых соединены с выходами аналого-цифрового преобразователя, а выходы - со схемой совпадения, подключенной последовательно к счетчику импульсов, регистру групп, схеме неоднозначности и индикаторам.

2. Устройство но п. 1, отличающееся тем, что каждая логическая схема содержит два инвертора, каждый из которых соединен с первым элементом И-НЕ, второй вход которого соединен с выходом инвертора противополол :ного канала, а выход - со вторым элементом И-НЕ, второй вход которого соединен с выходом предыдущего элемента И-НЕ в порядке уменьшения разрядов групп классификации, а выход элемента И-НЕ старшей группы соединен со схемой совнадения.

Источники информации, нринятые во внимание при экспертпзе:

1. Авторское свидетельство СССР № 393748, М. Кл.2 Об 15/46, 1973.

2.Авторское свидетельство СССР 390530, М. Кл.2 Об 15/46, 1973.

3.«Автоматический контроль радиоэлектронного и электротехнического оборудования. Энергия, М., 1972, стр. 229-231 (прототип).

f( В м ®ф-