Дифференциальный усилительный каскад Советский патент 1977 года по МПК H03F3/34 

(54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬНЫЙ

КАСКАД

1

Изобретение относится к радиоэпёктронйле а может быть использовано в эпектронвых ycTpoteTBax, в которых требуется усви лениё дифференциальных сигнапое н выдепе кие ихсинфазных помех.

Известны дифференциальные усилительные каскады с двумя разнопопярными всточниками питания, содержащие вц(впи 1ютоков (эм теров) входвых транзисторов генератор тока и потенгщометр, подсоединенный мехсду упомя нутыми аяектродами i -я Подб« ром положения среднего вывода потенциометра может быть получен либо баланс по реж му покоя«.либо баланс по сигналу, соответствующих с я1втутствию парафазного сигнала на симмет{ячком ш 1ходе к«:када при воздействии на его ВХОД сигнала синфазной помехи.

Таким образом, настрсАки цепи подавле tffls синфванаК помехи сопровождается измен нием режима покое транзисторов каскада

W.

Наиболее близким техническим решение) является дифференциальный усилительный као кад с двумя последовательно соединенными

источниками питания, содержащий в цепа нотокового электрода каждого ВХОДНОГО тра зистора генератор тока и резистор, включе№ный между истоковыми апектродами 2 .

Недостатком известного дифференциального усилительного каскада, является зависимость режима покоя транзисторов от настро1 ки цепи подавлеиияй-инфазных сигналов, например изменение соотнсяиения сопротивлений резисторов В цепи эмиттеров транзисторов генераторов тока. Настройка цепи подавления на баланс по сигналу сопровождается разбалансом по постоянному напряжению и току, и обратно, настройка на баланс в режвь ме покоя вызывает разбаланс по сигналу и появление парафаз11ого сигнала на симметри ном выходе каскада при воздействии на его ВХОД сигнала синфазной помехи.

Целью изобретения является уменьшение ВЛИЯНИЯ цепи подавления синфазного сихнала на режим покоя, т.е. обеспечение независимости статического режима от регулировка баланса по сигналу.

Это достигается тем, что в дифференциальном усилительном каскаде с двумя нсточиками питания, соединенными последовательо, содержащем в цепи ИСТОКОБОГО электрода аждого транзистора генс ратор тока и потенKOJvih p, включенный меящу истоковыми aneEJродами, средний вывод потенциометра подклюем через резистор к точке соединения источников питания.

В таком каскаде без существенного услож ения схемы достигается практическая незаисимость режима покоя от настройки цепи 10 одавления синфазной помехи на баланс као ада по сигналу.

На чертеже дана принципиальная aneKTpifiческая схема предлагаемого Дифференциальноо усилительного каскада.IS

Дифференциальный усилительный каскад содержит тривзисторы Д и 2, к затворам которых присоединен источник входного сигнала , Резисторы 3 к 4 в цепях их истоковы с алектродов являются нагрузками транэисто- 28 ров 1 и 2. К резисторам 3 н 4, с которых снимается выходной сигнал, подключен вход второго каскада. Транзисторы 5 и 6 включены в цепи истоков транзисторов 1 и 2, образуя с делителем напряжения, состоящим 25 из резисторов 7 и 8, симметричный генера-i . тор тока. Делитель напряжения из резисторов 7 и 8 в цепи без транзисторов: 5 и 6 и резисторы 9 и Ю в цепях эмиттеров этих трангзисторов определяютрежнм покоя каска- 30 да.

Потенциометр 11 подключен между исто ками транзисторов 1 и 2 и служит регулировочным зпементом цепи подавления,синфаз4 иого сигнала, величина его сопротивления 35 определяет также глубину отрицательной обратной связи по парафаэному сигналу, 4 Резистор 12, соединяющий средний вывод потенциометра 11 с общейшиной источников питания, образует с транзисторами 5 н 6 гене- 40 раторов тока цепь подавления синфазного сир нала,

ПостояннаяЪоставлшошаа тока транзисторов 1 и 2 протекает по цепи: .папожительшлй полюс последовательно соединенных, всточни- 5 ков питания, резистор 3 (резистор 4), участок коллектор-эмиттер транзистора 5 {транзистора 6), резистор 9 {резистор 10), отрицательный полюс источников питания. Часть постоянной составляющей тока транзисторов 1 и 2, протекающая через потенциометр 11 и резистор 12, весьма мала, так как разноста потенциалов между общей шиной источников питания и эмиттерами транзисторов 1 и 2 определяется лишь напряжением смещения, 55 а спопротивление резисторов 12 великО| оно соизмеримо с динамическим сопротивлением цепи: коллектор транзистора 5 (транзистора 6), отрицательный полюс источников питания,

При перемещении среднего вывода поте циометра 11 изменение величины посто|1нной составлясющей тока транзистор) ОБ 1 и 2 пре.небрежимо мало, так как оно определяется величиной разности напряжений смещения. Ток покоя транзисторов 1 и 2 может изменяться измене ием соотношения пле делителя из ре3RC OpOB 7, и/8. Балансировка по режиму покоя каскада; проводится изменением соотношения сопротивлений резисторов 9 и 1О. Величина по-; стоянной составляющей выходного сигнал а определяется током покоя и резисторами 3 и 4,

Дифференциальйый усилительный каскад функционирует следующим образом.;

При наличии на входе полезного парафйз ного сигнала между затворами каждого из транзисторов 1 и 2 и общей шиной ИСТОЧНЕН ков питания действует половина напряжения этого сигнала,. При этом сигналы, действующие на пpo reжyткax затвор-исток транзисторов 1 и 2, равны по величине и противоположны- по фазе.

Ток парафазного сигнала в каскаде замьь кается по цепи сток транзистора 1, исток транзистора 1, потенциометр 11, исток трак зистора 2, сток транзистора 2, резистор 4, резистор 3, сток транзистора 1..

В цепь; подавления:сигналов синфазной помехи, состоящую КЗ транзисторов 5 и в генераторов тока и резистора 12, ток парафазного cefTssma практически не ответвляется, так как сопротивление этой цепи для тем ка ведяко«,На потенциометре 11 создается напряжение отрицательной обра-рной связи, которое уменьшает величину упраляющего напр1шешя иарафазнмго сигнала, действующего между затворами и истоками транзисторов 1 в 2. С резисторов 3 и 4 снимается выходвое напряжение усиленного парафаэного сигнаяа.

При вбзд ст&йн вй вход сигнала свнфаэной помехи между з&таром каждого из тра зисторов 1 и 2 и обшей шиной действуют равные напршкейия. Ток синфазного сигнала в плечах каскада протекает соответственно по цепям сток - исток тразисторов 1 и 2, коллектор .- эмиттер транзисторов 5 и 6, резисторы 9 и 10, последовательно соед ненные источники питания, резисторы и 4, сток транзисторов 1 и 2, Часть тока синфазного сигнала каждого плеча от истоков транзисторов 1 и 2 ответвляется через соответствующее I плечо потенциометра 11 и резистор 12, соединенный общей шиной источников питания.

Величина тока синфазного сигнала, протекающего через потенциометр 11 и резиотор 12, соизмерима с величиной тока си фазного сигнала, протекающего через транзисторы 5 и 6 генераторов тока, так как