Операционный усилитель Советский патент 1992 года по МПК H03F3/45 

ся со ел

00

со

Изобретение относится к усилительным устройствам и предназначено для использования в усилителях различного назначения, которые являются элементами аналоговых и аналого-цифровых систем на КМОП транзисторах.

Цель изобретения - уменьшение потребляемого тока в режиме покоя.

На чертеже представлена принципиальная электрическая схема операционного усилителя.

ОУ содержит комплементарный входной дифференциальный каскад 1 на транзисторах 2-19, первый истоковый повторитель 20 на транзисторах 21-23, второй истоковый повтор цель 24 на транзисторах 25-27, выходной каскад 28 на транзисторах 29 и 30, усилитель 31 синфазного напряжения на транзисторах 32-38, общий вывод источника 39 питания, вывод 40 положительного источника питающего напряжения, вывод 41 источника напряжения, равного половине напряжения питания, первый источник 42 напряжения смещения, второй источник 43 напряжения смещения, третий источник 44 напряжения смещения, четвертый источник 45 напряжения смещения, инвертирующий вход 46, неинвертирующий вход 47, выход 48.

ОУ работает следующим образом.

При подаче на входы 46 и 47 ОУ входного напряжения, синфазная составляющая которого близка к половине напряжения питания, происходит усиление дифференциальной составляющей этого напряжения посредством обоих дифференциальных пар транзисторов 3, 4 и 18,19, а также суммирования выходных токов этих пар посредством каскадов с общим затвором на транзисторах 7, 8 и 13, 14. Усилитель синфазного напряжения 31 при подключении к затворам транзисторов 5 и 6 стока и затвора транзистора 38, через который протекает ток, пропорциональный синфазному выходному напряжению каскада 1, образует ООС по синфазному напряжению. Введение ООС стало возможным благодаря выполнению первого каскада 1 полностью дифференциальным. Действие ООС приводит к тому, что синфазное выходное напряжение каскада 1, измеряемое в точках соединения истоков транзисторов 9, 11 и 10, 12 соответственно относительно общего вывода источника питания, становится равным с точностью до напряжения смещения усилителя синфазного напряжения напряжению на выводе 41.

Для обеспечения работы ОУ при минимальном напряжении питания следует выбрать значение напряжения на выводе 41,

равным половине напряжения питания. Со стока транзистора 14 усиленное дифференциальное напряжение подается на вход первого истокового повторителя 20, а в качестве дополнительного возбуждения сигнала берется противофазное усиленное дифференциальное напряжение, вырабатываемое другим плечом выходной цепи каскада 1. Аналогично возбуждается второй

истоковый повторитель 24. Выходные сигналы истоковых повторителей посредством токовых зеркал на транзисторах 23, 30 и 27, 29 соответственно отражаются в выходном каскаде. На выходе 48 ОУ появляется усиленный дифференциальный сигнал,

Если синфазная компонента входного напряжения близка к напряжению одного из выводов источника питающего напряжения, т.е. один из транзисторов 2 или 17 ока- зывается выведенным из режима генератора тока, то функционирование ОУ

отличается от описанного только тем, что усиление сигнала производится только одной дифференциальной парой каскада 1. Изменение рабочей точки каскада 1 в этом случае, проявляющееся в изменении синфазного выходного напряжения каскада 1, нейтрализуется действием ООС по синфазному напряжению.

Положительный эффект от предлагаемого устройства по сравнению с известным

заключается в меньшем потребляемом токе в режиме покоя.

Формула изобретения

Операционный усилитель, содержащий первый дифференциальный каскад, выполненный на первом и втором полевых транзисторах первой структуры, с первым генератором тока, выполненным на третьем

полевом транзисторе первой структуры, исток которого соединен с общей шиной, а затвор является входом для подачи первого напряжения смещения, второй дифференциальный каскад, выполненный на первом

и втором полевых транзисторах второй структуры, с вторым генератором тока, выполненным на третьем полевом транзисторе второй структуры, исток которого соединен с соответствующей шиной питания, а затвор является входом для подачи второго напряжения смещения, при этом затворы полевых транзисторов соответствующих плеч первого и второго дифференциальных каскадов попарно объединены и

являются инвертирующим и неинвертирующим входами операционного усилителя соответственно, а первая выходная цепь первого дифференциального каскада выполнена на четвертом-седьмом полевых транзисторах второй структуры и восьмом полевом транзисторе первой структуры, вторая выходная цепь второго дифференциального каскада выполнена на четвертом- седьмом полевых транзисторах первой структуры и восьмом полевом транзисторе второй структуры, причем стоки первого и второго полевых транзисторов дифференциального каскада соединены с истоками шестого и седьмого и стоками четвертого и пятого полевых транзисторов выходной цепи соответственно, затворы шестого и седьмого полевых транзисторов каждой выходной цепи объединены и являются входами для подачи третьего и четвертого напряжения смещения соответственно, затворы четвертого и пятого полевых транзисторов в каждой выходной цепи объединены и в первой выходной цепи соединены с затвором полевого транзистора второго генератора тока, сток и затвор восьмого полевого транзистора объединены и подключены к стоку седьмого транзистора каждой выходной цепи, а истоки восьмых полевых транзисторов выходных цепей объединены, первый истоковый повторитель, выполненный на девятом и десятом полевых транзисторах первой структуры и девятом полевом транзисторе второй структуры, при этом затвор девятого полевого транзистора соединен с затвором восьмого полевого транзистора первой выходной цепи, сток - соединен с соответствующей шиной питания, исток - с истоком девятого полевого транзистора второй структуры, сток которого соединен со стоком и затвором десятого полевого транзистора первой структуры, исток которого соединен с общей шиной, второй истоковый повторитель, выполненный на десятом и одиннадцатом полевых транзисторах второй структуры и одиннадцатом полевом транзисторе первой структуры, при этом затвор десятого полевого транзистора второй структуры соединен с затвором восьмого полевого транзистора второй структуры, сток - с общей шиной, исток - с истоком одиннадцатого полевого транзистора первой структуры, сток которого соединен со стоком и затвором одиннадцатого полевого транзистора второй структуры, исток которого соединен с соответствующей шиной питания, выходной каскад, выполненный на двенадцатых полевых транзисторах второй и первой структур, стоки которых объединены и являются выходом операционного усилителя, затвор двенадцатого полевого транзистора второй структуры соединен с затвором одиннадцатого полевого транзистора второй структуры, а исток - с соответствующей шиной питания, затвор двенадцатого полевого транзистора первой структуры соединен с затвором десятого полевого транзистора первой структуры, а исток - с

общей шиной, а также тринадцатые полевые транзисторы первой и второй структуры, истоки которых объединены, сток тринадцатого полевого транзистора первой структуры соединен с затвором и подклю0 чен к затвору одиннадцатого полевого тран- зистора первой структуры, сток тринадцатого полевого транзистора второй структуры соединен с затвором и подключен к затвору девятого полевого транзисто5 ра второй структуры, отличающийся тем, что, с целью уменьшения потребляемого тока в режиме покоя, введен усилитель синфазного напряжения, выполненный на четырнадцатых полевых транзисторах пер0 вой и второй структур, пятнадцатом, шест- надцатом-девятнадцатом полевых транзисторах второй структуры, причем истоки четырнадцатого и пятнадцатого полевых транзисторов второй структуры

5 соединены с соответствующей шиной питания, затворы объединены и являются входом для подачи второго напряжения смещения, истоки шестнадцатого и семнадцатого полевых транзисторов второй

0 структуры объединены и подключены к стоку четырнадцатого полевого транзистора второй структуры, истоки восемнадцатого и девятнадцатого полевых транзисторов второй структуры объединены и подключены к

5 стоку пятнадцатого полевого транзистора второй структуры, затворы семнадцатого и восемнадцатого полевых транзисторов второй структуры объединены и являются входом для подачи напряжения, равного

0 половине питающего напряжения, стоки шестнадцатого и девятнадцатого полевых транзисторов второй структуры объединены и подключены к общей шине, стоки семнадцатого и восемнадцатого полевых

5 транзисторов второй структуры объединены и подключены к стоку и затвору четырнадцатого полевого транзисатора первой структуры и к объединенным затворам четвертого и, пятого полевых транзисторов пер0 вой структуры второй выходной цепи, а исток подключен к общей шине, при этом сток тринадцатого полевого транзистора первой структуры соединен со стоком шестого полевого транзистора второй структу5 ры первой выходной цепи, сток тринадцатого полевого транзистора второй структуры соединен со стоком шестого полевого транзистора первой структуры вто- рой выходной цепи, точка соединения

истоков тринадцатых полевых транзисто-стора усилителя синфазного напряжения, а

ров соединена с затвором шестнадцатогостоки третьих транзисторов первого и втополевого транзистора, точка соединения ис-рого генераторов тока являются выходами

токов восьмых полевых транзисторов - спервого и второго генераторов тока соответзатвором девятнадцатого полевого транзи-5 ственно.

Изобретение относится к усилительным устройствам и предназначено для использования в усилителях, которые являются элементами аналоговых и аналого-цифровых систем на полевых транзисторах. Цель изобретения - уменьшение потребляемого тока в режиме покоя. Операционный усилитель содержит первый и второй дифференциальные каскады (полевые транзисторы 2,3,4 и 17,18,19), первую и вторую выходные цепи (полевые транзисторы 5,6.7,8, 9,10,11,12, 13, 14. 15, 16), первый и второй истоковые повторители (полевые транзистор 21, 22, 23, 25, 27), выходной каскад (полевые транзисторы 29, 30), усилитель синфазного напряжения (полевые транзисторы 32, 33, 34, 35,36.37,38). Цель обеспечивается благодаря введению усилителя синфазного напряжения, взаимодействующего с элементами дифференциальных каскадов, и иному выполнению генераторов тока первого и второго дифференциальных каскадов. 1 ил. у Ј