Устройство для статистического анализа случайных величин Советский патент 1978 года по МПК G06F17/18 

(54) УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО ВЕЛИЧИН АНАЛИЗА СЛУЧАЙНЫХ ВХОДОМ Tpiiiicpa н с первым входом второго элемента И. Выход этого элемента подключен к правл5поп111м входам де1пп(|)ратора, ма1чепм МО15 II ден 1 4 ра1ора B)e ieinii)iX ип1ервалов. Втоpiiie входы первого и второго элементов И еоедппеп1л соответственно е выходами триггера. ст)ойство уст1)оено так. что схе.мы И вырабатывают короткие прн измененпп характера монотоиноетп входного сигнала - от нарастап 1я к убыванию п наоборот, независимо от того, что нарушает эт монотонность: точки экстрему.мов н.чп точки переходов через «HN.ih. Но поскольку соб.подается требование к одиополярности входных напряжений, точки перехода сигнала через «ну.1Ь неключаются, и монотонность сигнала наруьнается только его экстремальностью. Еслн же входной cnrua.i с исе.тедуемого обьекта является бнио;1ярным (например, виброснгнал), устройство оказывается ненршодным для статнстнческого анаЛ1 за. Цель изобретения - расширение области применения устройства иутем обработки сигналов любой полярностп (прн этом экстремальные точки должиы отличаться от точек переходов curna.ia через iiy.ieBoe значение). Различать экстремальные точки и точки переходов необходнмо, так как в случае бипо,ириого сигнала ио.тунериод си нала .может иметь нача;10 в области одного знака, а окончание - в об,таети д|птого знака, и тогда отсчет временного иромежутка определится двумя б.лнжайил-пш макснму.ма.ми, между которыми обязательно имеется очка перехода, иаруН1аюидая монотонность продетектированиого сигна;|а. Уетройство до.1жно заиомннть абсолютные величины макснму.мов, измерить между ними временной интервал и не прореагировать нри этом на точку перехода. Указанная цель достнгается тем, что в уст юйство введены формнрователь знака, блокирую U-iu и элемент, детектор и элемент И Л1-1 . Выход элемента -ИЛИ подключен к входу «сброс сум.мирующего счетчика, а входы к выходам соответетвепно нервого и второго эле.мептов И . Третий вход первого э.че.мента И подключен к выходу блокирующего элеме :та, вход которого соединен со знаковым входом счетно-регистрируюшего блока и с выходом формирователя знака. Вход формирователя зна к а иодключен ко входу устройства и через детектор - к вторым входам ехем сравнения. На фиг. 1 показана структурная схе.ма устройства для статистического анализа. Уетройство содержит детектор 1, ф0рм1-фователь 2 знака, схе.мы 3, 4 сравнения, преобразователь 5 «код-аналог, реверсивный счетчик 6, триггер 7, элементы Н 8, 9, блокирующий эле.мент К), э:1е.ме11т ИЛИ 11, дешиффатор 12 максимхмов, -счетно-регистрирующий блок 13, де1ииф)ратор 14 временных интерва юв, еуммирующий счетчик 15, генератор 16 эталонной чаетоты. На . 2 изображена прининпиальная схема б.юкирующего элемента 10. На выходе -л1еме1тга 10 нри неизменном входном сигнале, независимо от его величщн, держится ностоянное 1 аиряже1П1е, соответствуюHiee едн1Н1чном ypoBino. Нри иереЕШдах входного ианряжения как е по:10жи1ельным фронтом, так и с отрипательиым на выходе б.локи})уюи1е1о элеме1тга появляется кратковре.мениый имнульс с нулевым уровне.м напряжения, блокирующий второй элемент И . На фиг. 3 показаны эпюры напряжений в точках а, б, в, г, д схемы. Устройетво работает следующим образом. Бниолярный входной сигнал Us, преобразуется детектором 1 в напряжение одного знака (энюра а, ф1Н1. 3), равное входному еигналу по абсолютной ве.пичгпне. Фор.мирователь 2 знака вырабатывает едипичный или нулевой потенциал в соответствии с полярностью входного сигнала (эпюра б, ф)иг. 3). Схемы 3 и 4 сравнения, нреобразовате ть 5 «код-аналог и реверсивный счетчик 6 образуюа цепь, ио которой входной сигна.ч Ug, преобразуется вначале в код, а затем - в аналог, проквантованный но уровню. Нри этом счетчик 6 работает в режиме вычитания, если IJ умеиьидаетея, так как на его вычитающий вход поступают импульсы от схе.мы 4 сравнения. Если Uc., возрастает, то счетчик 6 переходит в режим суммирования но входу « + , и в этом случае имиульсы д.чя него вырабатывает схема 3 сравнения. Нереключенне имнхльсных последовательностей схем 3 и 4 ироисходит в экстремальных точках входного сигнала. В точке минимума входного снгиала прекращается серия импульсов схемы 4 и гюявляе1ся серия и.мпульсов на выходе схе.мы 3. Первый импульс этой серии проходит через элемент И 9 (эпюра д, фиг. 3), элемент ИЛИ- 11 и устанавливает в «нуль суммирующий счетчик 15. Одновременно этот импульс переключает в состояние «единица триггер 7, запрещая прохождение через элемент И 9 остальных импульсов этой серии. В точке максимума входного сигнала прекращаются .1ьсы на выходе схемы 3 и появляется еерия импульсов на выходе схемь 4. Первый импульс этой серии проходит через элемент И 8 (эпюра г, фиг. 3) и поступает на управляющие входы дешифраторов 12 и 14. При этом дешифратор 12 макеимумов пропускает в счетно-регистрирующий блок 13 кодовую комбинацию с выхода счетчика 6, соответствующую абсолютной величине максимума входного сигнала, а дешифратор 14 временных интервалов пропускает в блок 13 кодовую комбинацию с выхода счетчика 15, нропорциональ кую полупериоду сигнала Ue, (на вход счетчика 15 непрерывно поступают импульсы генератора 16 эталонной частоты). Одновременно тот же первый импу.тьс схемы 4 сравнения перек.почает триггер 7 в «нуль и проходит через элемент ИЛИ 11. Пройдя элемент ИЛИ 11, этот импульс сбрасывает в «нуль счетчик 15, после того как была занесена информация из счетчика 15 в блок 13. Таким образом, атемент ИЛИ 11 выполняет донолнительно функцию задержки. Трнгтер 7, iiepeKJJiOMHBDinch и «нуль, запретит прохождение остальных импульсов схемы 4 через элемент И 8. При этом занесение кода максимума осуществляется с учетом знака входного сигнала, определяемого формирователем 2 знака. Информация о знаке подается по шине на знаковый .вход блока 13, и поэтому код максимума поступает в блоке 13 в ячейку нужной полярности. При переходе входным сигналом через «нуль (безразлично, пз отрицательной области в положительную пли наоборот) прекращается серпя импульсов на выходе схе.мы 4 сравненпя и появляется серия импульсов на выходе схемы 3 (т.е. как в точке минимума входного сигнала). Первый имиульс этой серии переключает в «единицу триггер 7, однако через элемент И 9 он пройти не может, так как в это время на третьем входе элемента И 9 существует запрещающий импульс с выхода блокирующего элемента 10 (эпюра в, фиг. 3), который появляется при переходе входным сигналом через «нуль, т.е. в момент смены полярности, в результате чего на выходе формирователя 2 знака образуется перепад потенциалов. На . 2 поясняется принцип действия блокирующего элемента 10. При перепаде потенциалов точка «выход заземляется либо через коллекторный конденсатор (если перепад отрицательный), либо через открытый коллектор-эмиттерный переход (если перепад положительный). В последнем случае транзистор отпирается броском тока базы через базовый конденсатор. По окончании переходных процессов на выходе блокирующего элемента 10 вновь устанавливается разрешающий единичный потенциал. Таким образом, информация о распределеНИИ .максимумов входного сигнала формируется в счетно-регистрирующем блоке 13 с учетом полярности сигнала, а информация о распределении вре.менных интервалов не искажается наличием в эпюре сигнала точек перехода через «нуль, при этом временной интервал для занесения его в блок 13 берется либо от каждого минимума до ближайщего максимума, если сигнал не меняет полярность, либо между последним максимумом в интервале одной полярности и первым максимумом в интервале другой полярности, если сигнал меняет знак. но как в первом, так и во втором случае временной ннтеррал всегда будет соответствовать текущему полупериоду сигнала. Формула изобретения Устройство для статистического анализа случайных величин, содержащее генератор эталонной частоты, выход которого через суммирующий счетчик и дешифратор временных интервалов соединен с первой группой входов счетно-регистрирующего блока, вторая группа входов которого соединена с выходами дешифратора максимумов, входы которого подключены к разрядным выходам реверсивного счетчика и входам преобразователя «код-аналог, выходы которого подключены к первым входам соответственно первой и второй схем сравнения, выход первой схемы сравнения подключен к первым входам соответственно триггера и первого элемента И и к суммирующему входу реверсивного счетчика, вычитающий вход которого соединен с выходом второй схемы сравнения, со вторы.м входом триггера и с первым входом второго элемента И, выход которого подключен к управляющим входам депщфратора максимумов и дешифратора временных интервалов, при этом вторые входы первого и второго элементов И соединены соответственно с выходами триггера, отличающееся тем, что, с целью расщирения области применения путем обработки сигналов любой полярности, оно содержит формирователь знака, блокирующий элемент, детектор и элемент ИЛИ, выход которого подключен к входу «сброс суммирующего счетчика, входы эле.мента ИЛИ подключены к выходам соответственно первого и второго элементов И, третий вход первого элемента И подключен к выходу блокирующего элемента, вход которого соединен со знаковь1м входом счетно-регистрирующего блока и с выходом формирователя знака, вход которого подключен ко входу устройства и через детектор - к вторы.м входам схем сравнения. Источники информации, принятые во внимание при экспертизе: 1. Авторское свидетельство СССР № 421996, кл. G 06 F 15/36, 1972. 2. Авторское свидетельство СССР № 417793, кл. G 06 F 15/36, 1972.

ВхоЗ