Устройство для сравнения двух -разрядных двоичных чисел Советский патент 1979 года по МПК G06F7/02 

, I : . Изобретение относится к области автоматики и вычиспитепьной техники и мо))Еет быть испбпьэрвано при реализации И1ф}рмационш х и вычислительных устройств. По основному авт. св. fe 2587 38 известно устройство для сравнения двух п -разрядных чисел, содержащее поразрядньте схемы И, вь1ходы которых через пораврядные схемы ИЛИ подключены соо ветственно ко входам поразрядных схем НЕ, две многовходовые схемы ИЛИ, выходные схемы И, первые и вторые входы пораэряд1 ых схем И подключены к соответствующим поразрядным шинам прямых и инверсных значений сравниваемых чисел, третьи ВХОДЫ поразрядных схем И, кроме схемы И старшего разряда, подклю чены к Выходам соответствующих поразрядных схем НЕ, а выходы поразрядных схем И соединены со входами сортветствующих многовходовых схем ИЛИ, выходы которых подключены к первым входам первой и второй выходных схем И соответственто. Вторые входы выходных схем И подкпючень к шине сигналов опроса, первый ВХОД третьей выходной схемы И подключен к выходу схем НЕ младшего разряда сравниваемых чисел, выход каждой поразрядной схеи ИЛИ старшего разряда подключен ко входу соответ ствующей поразрядной схемьг ИЛИ младшего разряда.Ш Недостатком известного устройства ЯВЛЯЮТСЯ ограниченные функциональные ВОЗМОЖНОСТИ, заключающиеся в невозможности выполнения операции сравнения двух .П -разрядныхйвоичных чисел в том случае, когда сравниваемые двоичные числа равны во всех старших разрядах и отличаются только в младшем разряде. В таких случаях одновременно возбуждаются сразу две выходные шины: А««В и А В или и А В и невозможно установить истинность результата сравнения, Целью изобретения является расширение функциональных возможностей в час3 65 ти обеспечения сравнения произвольных чнсеп. Цепь достигается тем, что в устройство введены два выходных элемента НЕ, входы которыг, соединены с выходамй соответствующих схем И младшего раэряда, а выходы элементов НЕ - с соответствующими входами третьей выходной схемы И, Функционапьная схема предложенного устройства представлена на чертеже. Устройство содержит поразрядные схемы И 1, поразрядные схемы ИЛИ 2, многовходовые схемы ИЛИ 3, 4, поразрядные входные шИны прямь1х 5 и 6 % инверсных 7 и 8 значений сравниваемых двоичных чисел,шлходные схемы И 9, iO и 11, шину сигналов опроса 12, выходные шины 13, 14 и 15, поразрядные схемы Ж 16 и выходные элементы НЕ 17 и 18 младших разрядов сравниваемых Устройство работает следующим об- взЪм. ЕсПН сравниваемые двоичные числа Аи В равны ару г-(фугу (), то ни одна на (Поразрядных схем И 1 и схем ИЛИ 2, 3 н 4 не открывается, в результате чего на вторые входы выходных схем И 1О и 11 подаются сигналы кода пя, а на второй, третий и четвертый входы выходной схемы И б подак)6я сиг налы кода единицы. При подаче сигнала на шичу опроса 12 открывается только схема И 9 и на выходной шине 15 появкяйт ся сигнап признака А°В. Есии А BV то в этом случае ни одна на поразрядных схем И 1 не открывается, если а данных разрядах зафнксировак один и тот же код чисел А и В. Допустим, в К-ом разряде двоичного чисна А зафиксирована единица, а в К-ом разряде двоичного числа В - нуль. Тогда на обоих входах первой схемы И 1 К-го разряда подаются сигналы кода едийищл. Код единиш 1 подается и на третий од схемы И 1, так /как ни одна из схем ИЛИ 2 от и -го до (К+1)-го разряда не открыта, поэтому на выходе схемы НК 16 (К+1)-го разряда имеется сигнал кода единицы. На двух входах второй схемы И 1 К-го разряда имеются сйгналы кода нуля, а на третьем входе - сигнал кода единишл. В результате первая схема И 1 открывается, а вто рая - закрывается. Сигнап кода единицЫ с первой схемьт И 1 К-го 74 разряда проходит через все (К-1)-оазрядные схемы ИЛИ 2 и, следовательно, на выходах схем НЕ 16 всех,К-1 разрядов образуются сигналы кода нуля и все cxeiv t И 1 ( разрядов аакрываюгся. С выхода схемы НЕ 1бмладшего разряда сигнап кода нуль также подается на второй вход выходной схемы И 9 и закрывает ее. В закрытом окажется также выходная схема Й1О,так как на ее второй вход подает ся сигнал кода нуля с выхода многовходовой схемы ИЛИ 3, на все входные цепи которой с выходов вторых схем И 1 всех разрядов бравшшаемьк чйсёй А и В ступают сйгнапы кода нули, а на втором входе выходной схемы ИИ подается сигнап кода единяны, который образовался на выходе первой схемы И 1 К-го разряда и проходит через многовходовую схему Ида 4. ,В результате при подаче сигнала опроса через шину 12 на входы выходных схем И 9, Юр 11 сигнал единицы поясняется тонько на выходной шине 13 признака А В. Если , то в данном случае ана- логично предыдущему ни одна кё поразрядных схем И 1 не открывается, есии в данных разрядах зафиксированы одинаковые коды фавнйваемых чисел А и В,. а если, допустим, чтс в т-ом двоичного Числа А зафиксирован код нуля а в т-ом разряде даоичного чйсяа В код единица, то после подачи сигнала опроса через шину 12; открывается тольг ко выходная схема И Ю и толькона выходной шине 14 появляется сигнал признака А В.. Допустим, что во всех разрядах срав- ниваемых двоичных чисел А и В зафикса-. рованы одни и те нее коды (единицы или нули), кроме младшего (первого - разряда. Тогда на выходе схемы НЕ 16 младшего разряда появляется сигнап кода единищ 1, который с одной стороны открывает один из двух схем И 1 младшего разряда (в зависимости от того сравниваемые числа А В или А В открывается первая схема И 1 или вторая схема И 1 младшего разряда и сигнап кода единицы через один из двух многовходовых схем ИЛИ 3 или 4 подается либо на вход выходной схемы И 1О или И 11, а с другой стороны сигнал коца единицы с выхода одной из двух схем