Устройство для воспроизведения цифровой информации Советский патент 1979 года по МПК G11B5/09 

(54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ

с выходом третьей пороговой схемы н одним из выходов трехразрядного счетчика импульсов, причем выход второй схемы ИЛИ соединен со счетным- входом трехразрядного счетчика импульсов, выход четвертой схемы ИЛИ связан с нулевым установочным входом трехразрядного счетчика импульсов, а выход третьей схемы ИЛИ связан с одним из входов триггера, второй вход которого подключен к выходу пятой схемы ИЛИ и к шине синхронизации, входы пятой схемы ИЛИ связаны с выходами трехразрядного счетчика импульсов, один - непосредствен-но, а второй - через блок задержки, причем выход, триггера через второй формирователь импульсов соединен с н«формационной шиной.

На фиг. 1 представлена структурная схегема описываемого устройства; на фиг. 2 - временные диаграммы его работы:Устройство для воспроизведения цифровой информации содержит последовательно соединенные воспроизводящую магнитную головку 1, усилитель 2, амплитудный рг-. раничитель 3 и первый формирователь импульсов 4 (фиг. 1). К выходу амплитудного ограничителя 3 подключен входом Интегратор 5, а к инверсному выходу -- интегратор 6Разрядные входы интеграторов 5 и 6 подсрединень к выходу первого формирователя импульсов 4, а их выходы объединены первой схемой ИЛИ 7. К выходу первой схемы ИЛИ 7 параллельно подключеньг пороговое схемы: по уровню 0,17 от максимальной амплитуды проинтегрированного сигнала - первая пороговая схема 8; по уровню 0,5 - вторая пороговая схема 9; по уровню 0,83- третья пороговая схема 10. Выходы пороговых схем 8, 9, 10 объединены второй схемой ИЛИ 11, а выходы пороговых схем 9, 10 объединены, третьей схемой ИЛИ 12. К вьгходу третьей пороговой схемы 10 пЬдКйЮчены последовательно соединенные одним входом четвертая схема ИЛИ 13 И нулевым установочным входом трехразрядный сЧет.чик импульсов 14. Счетный вход трехраз-; рядного счетчика импульсов 14 подсоединен к выходу второй схемы ИЛИ II, а единич-ный выход третьего разряда - к другому входу четвертой схемы ИЛИ 13. К единичному выходу второго разряда трехразрядного счетчика импульсов 14 подключены последовательно соединенный блбк задержки 15 и одним входом пятая схема ИЛИ 16, другой вход которой подсоединен к единичному выходу первого разряда трехразрядиого счетчика импульсов 14, а выход - к шине синхронизации. Кроме того, к выходу пятой схемы ИЛИ 16 подключен единичным входом триггер 17, нулевой вход которого подсоединен к выходу второй схемы ИЛИ 12. К единичному выходу триггера 17 подключен второй формирователь импульсов 18,

выход которого подсоединен к информационной й1ине устройства.

Воспроизведенный воспроизводящей магнитной головкой 1 сигнал после усиления амплитудно- и фазочастотнрйкоррекций в усилителе 2 и жесткого, безынерционного ограничений по амплитуде с помощью амплитудного ограничителя 3 принимает форму, показанную на диаграммах УЗ V/(фиг. 2). В структуре сигнала Vj содержится три временных интервала между соседними, нуль-пересечения.ми, относящимися между собой как 1:2:3. При этом максимальный интервал имеет длительность, равную 2Тт (где Тт - длительность такта) и соответствует кoмбинaци. 00 входной информа5 цирнной двоичнрй последовательности.

Сигналы УЗ и V} снимаемые соответственно с прямого и инверсного выходов амплитудногр рграничйтеля 3, интегрируются с помощью интеграторов 5 и 6. Интеграторы сбрасыва1ртся в нулевое состояние (разря жаются) каждым импульсом нуль-пересечений V, вырабатываемым первым формир о- . вателем импульсов 4. С целью обеспечения линейности выходных напряжений Vg и Ve интеграторов 5 и 6, постоянная времени инJ тегрирования выбирается большей длительноститакта- TT. Напряжения Vj и V суммируюгся С помощью первой схемы ИЛИ 7 и поступают на пороговые схемы 8, 9, 10. На выходе первой порогрвой схемы 8 появ ляются йМпуЛьсы трлько в те моменты, ког да урбвейь входного проинтегрированного

сигнала V/ Достигает величины, равной 0,17

бт максимальной его амплитуды. Аналогич ito, на выходах второй и третьей пороговых

схем 5 и Ш появляются импульсы, кРгда

5 уровень сигнала Vr равен соответственно 0,5 и 0,83 от максимальной его амплитуды. Импульсы, снимаемые с выходов трех пороговых схем 8, 9, 10, смешиваются на второй

Схеме Или 1 Г, в результате чего формируется последовательность импульсов Vn с периодРм следования, равным 2Тт/3. ИмпульсЫ, снимаемые с выходов второй и третьей Пороговых Схем 9 и 10, отдельно cMenjHваются на третьей схеме ИЛИ 12, в результате чего формируется информационная пос$ Ледовательность нулей Уц: Однакр Последовательность У1 г является невыравненной во времени. Ее временное выравнивание осуществляется с помощью taктoвыx синхроимпульсов, которые вырабатываются следующим образом.

Последовательность импульсов Ун поступает на счетный вход трехразрядного счетчика импульсов 14, где делится на три по частоте следования. Трехразрядный счетчик импульсов 14 сбрасывается в исходное

. нулевое состояние как импульсами У|р, снимаемыми с выхода третьей пороговой схемы 10 (соответствующими комбинациями 00 входной информационной двоичной последовательности), гак и импульсами, снимаемыми с единичного выхода третьего разряда трехразрядного счетчика импульсов .14. Таким образом; с единичного выхода первого разряда трехразрядного импульсов 14 снимается последовательность и ц|уль сов V, а единичного выхода второго разряда - последовательного импульсов V. Последовательность импульсов V задерживается на время, равное Тт/3 с помощью блока задержки 15 и смешивается с импульсами Vi4 на пятой схеме ИЛИ 16. Последовательность импульсов Vie , снимаемая с выхода пятой схемы ИЛИ 16, и является вы;хрдной тактовой синхропоследо1вательностью. Синхроимпульсы Vie устанавливают триггер 17 и единичное состояние, а в нулеBort состоянии триггер перебрасывается каждым импульсом Vtt. Из положительных фрон тов напряжения Vif, снимаемого с единичного выхода триггера 17с помощью второго формирователя импульсов 18, вырабатыва ется выравненная выходная информационная последовательность нулей Vij. Наличие в устройстве интеграторов позволяет надежно защитить его от воздейстВИЯ аддитивных высокочастотных помех. В этом случае высокочастотные помехи Не прЪникают на выходные шины устройства ни по информационному, ни по синхронизирующему канэлам. .; Формула изобретения Устройство для воспроизведения цифровой информации, содержащее соединенные последовательно воспроизводящую Магнитную головку, усилитель, амплитудный ограничнтель и первый формирователь импульсов, а также триггер, трехразрядный счетчик импульсов, блок задержки и выходные ШИНЫ, отличающееся теы, что; с.целью повышения помехозащищенности, устройство снабжено первой схемой ИЛИ, два входа которой через интеграторы соединены с соответствующими выходами амплитудного ограничителя, вход которого через усилитель связан с воспроизводящей магнитной головкой, а выходы подключены к входу первого формирователя импульсов, выход которого подключен одновременно к вторым входам интеграторов, а выход первой схемы ИЛИ соединен одновременно с входами трех пороговых схем, причем входы второй схемы ИЛИ соединены с выходами всех трех пороговых схем, а входы третьей схемы ИЛИ соединены соответственно с выходами второй и третьей пороговых схем, а входы четвертой схемы ИЛИ соединены с выходом третьей пороговой схемы и одним из выходов трехразрядного счетчика импульсов, причем выход второй схемы ИЛИ соединен со счетным входом трехразрядного счетчика импульсов,.выход четвертой схемы ИЛИ связан с нулевым установочным входом трехразрядного счетчика импульсов, а выход третьей схемы ИЛИ связан с одним из входов трйгпера, второй вход которого подключен к выходу пятой схемы ИЛИ и к шине синхронизации, входы пятой схемы ИЛИ связаны с выходами трехразрядного счетчика импульсов, один - непосредственно, а второй через блок задержки, причем выход триггера через второй формирователь импульсов соединен с информационной щинрй. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3226685, Kji. 340-172.5, опублик. 1965. 2.Патент США № 3377583, кл. 340-174.1, опублик. 1%8. 3.Патент США № 3357003, кл. 340-174Л, опублик. 1967 (прототип).

VKfOfHOMT

tHiHui ttaei

17