Устройство для приема многочастотных сигналов Советский патент 1980 года по МПК H04Q1/46 

(54) УСТРОЙСТВО ДЛЯ ПРИЕ.МА МНОГОЧАСТОТНЫХ СИГНАЛОВ

I

Изобретение относится к технике связи и предназначено, в частности, для приема многочастотных сигналов, передаваемых токами тональных частот кодом «2 из п,и преобразования их в сигналы, пригодные дл5 управления коммутационным оборудованием эле1 тронных и квазиэлектронных автоматических телефонных станций (АТС).

Известно устройство для приема многочастотных сигналов, содержащее входной усилитель, выход которого соединен с п каналами, содержащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок памяти и выходной вентиль (где п - число принимаемых ча„стрт), а также блок анализа кода, блок задержки, выходной блок памяти и выпрямительный блок, причем вход выпрямительного блока соединен с выходом входного усилителя, а выход выпрямительного блока подключен ко вторым входам пороговых элементов 1.

Однако помехоустойчивость такого устройства при приеме сигналов с частотным перекосом уровней невелика.

Цель изобретения - повышение помехоустойчивости устройства при приеме сигналов с частотным перекосом уровней.

Цель достигается тем, что в устройство для приема многочастотных сигналов, содержащее входной усилитель, выход которого соединен с п каналами, содержащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок памяти и выходной вентиль (где п - число принимаемых частот), а также блок анализа кода, блок задержки, выходной блок памяти и выпрямительный блок, причем вход выпрямительного блока соединен с выходом входного усилителя, а выход выпрямительного

блока подключен ко вторым входам пороговых элементов, введены формирователь опорного напряжения, а в каждый канал введен сумматор по модулю два, первый вход которого соединен с соответствующим входом блока анализа кода, с первым входом соответствующего блока памяти и с выходом интегратора, вторые входы блоков памяти соединены с выходом блока задержки и первым входом выходного блока памяти, вто-V S- tii. A-WaJv ,.„ . .3у рой б1соД которого соединен с выходом Jблo 1Ш аналйЗа кода, причем вторые выходы ат-соедйнёнtf со вторЙШй5:Ъдами ° оответствУю1цих сумматбров Ш Два выходы которых (;йеДингёнй 1:Ъ входом блЪка задержки, причём BTOpSf Bf ffif вйходных вентилей соединены с вйходом выходного запоминающего блока, а выходы ф(1рШ1т% й опбрнбго напряжения сое ДййёТййсЬйТОрымн входами пороговых блоНа показана структурная электрич еская схема устройства для приелга многочастотных сигналов., Схема устройсТгва Содержит входной усилитель 1, квыходу которого параллельно подключены выпрямительный блок 2 и входы п .,. . . - .t c5t;5 irt4 VSi - из кбтбрш с-г5сТ--(Уйт из Каналов, ка cлёJfббateльнo включенных полосового фильтра 3, порогового элемента 4, вШбл fетног УТ а ДвухвШДовОм компараторе, интегратора 5, сумматора 6 , блока 7 памяти и ВЫХОДНОГО вентиля 8.Вто рвге вход:ы пороговых элементов 4 йЗёДи Ненй с выходом выпрямительнрго1 блокд 2 и с ;оО тВ1етствующим 1выходом формирователя 9 опорного напряжения. Первый вход блока 7 памяти и первый вход сумматора 6 пЙ%ОДул1б ДвасбеДШУёНы г вЪ1ХОДОМ интегратора 5, а второй ХОд сумматора 6 ПоДКлЮчеН к второму выходу блока 7 памяти Выходы сумматоров б всех каналов о бъеди Ш Г1Г-ГТШ1 л-йЧё 1ЛГ1 хо ду блока 0 задержки, выход которого соединен со вторыми входами блоков 7 tfшят. Выходы всех интеграторов 5 подключены к входам блока 11 eHaAtjSa коДаУ йХоД с(динен с ТвтЪрым входом выходного блока 12 памята /, Выход блока 12 rfamiH oXi o ко втЪрыМ входам выходныхвентш1еТ Ти 6д нбврейённо явлйется выходом сигнала «ошибка, а считывающий вход блока 12 тгаШТй Соединен с выходом блока 10 задёржки. -..--.-Устройство работает следующим обраЗом , тГередаваемые токами двух Traetot из п, ннапример fi и f«., ус йЛТиваются входным усилителем 1 и через полтсрвые фильтры 3 соответствующих каналов подаются на один из входов порогового элемента 4 На вторые вход пороговых элементов 4 подаются t)T5 HHbie напряжения сменхения с соответствующих выходов формирователя 9 опорногонапрй ясёйия и тем еГмйШ устанав-ливается раЗЖчМ1Г- -стви 1%ЛьШе:4г й-аНа:Л оГ ДЛИ кОмнетГации частотного перекоса затухаНня соединительных линий. С выхода порогового элемента 4 огра -нйченТШе йо амйлйтуде сигналы поступают на входы интегратора 5,где выделяются их огибаю1)а:нё. .,, , ,. « ..y«. .- ь л аlijr - г. -1.л.«т-ру -ft(j Видеоимпульсы с выходов интеграторов 5 Поступают на входсумматоров б по модую два и на первые входы блоков 7 памяти, а также на вход блока II анализа кода. Так как выходы сумматоров 6 объедийёНйй подключены ко вхоДу блока 10 заержки, то фронтом импульсов запускается блок 10 задержки и через калиброванный промежуток времени информация с выхода блока 7 пййяти поступит на входы выходнух вентилей 8. Если йнфортлаижя поступает в заданном коде, то на выходе блока 11 анализа кода сигнал отсутствует и информационные сигналы проходят на выходы вентилей 8. Если же блок 11 анализа кода определиТ, что поступающая информация перет1л ЗчГ Х -г- T/i n io «v-rtiftirt i/niria тг пслПАдаё тся He B SaflaHHOMкоде, то есть, передается ток одной частоты или тойи более, пйй -двух ча ёГЬт, то 6 этом случае нЙ-выходе блока И анализа кода появляется сигнал; который С выхода выходного блока 12 памяти подается на бяокир(Жанне всех выходных вентилей 8. Одновременно этот сигНал п6стуШет н аВыХоДную клемму сигнала «ошибка. - , Так как вТфые входы пороговых элементов 4, кроме формирователя опорного напряЯсения, соединены также с выходом выпрямительного блока 2, то при увеличении уровней входных сигналов (при Коротких соединительных линиях) увеличивается выНрйАйенное йаяряжение на выходе выпрямительного блока 2, которое, поступая на Вторые входы пороговых элементов 4 смещает пороги чувствительности в сторону их увеличения. Это позволяет сохранить постоянство рабочей пОЯЬсы Частот каждого канала устройства в широком динамическом диапазоне уровней входных сигналов. Формула изобретения I.-..- ...... ,, , г. / . Устройство для приема мнoгoчactoтныx сигналов, содержащее входной усилитель, выход которого соединен с п каналами, содерЖащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок памяти и выходной вентиль (где п - число принимаемых частот), а также блок анализа кода, блок задержки, выходной блок памяти и выпрямительный блок, причем вход выпрямительного блока соединение выходом входного усилителя, а выход выпрямительного блока, подк; ючен ко вторым входамтороговых элементов, отличающееся тем, что, с целью повышения помехоустойчивости при приеме сигналов с частотным перекосом уровней, введены формирователь опорного напряжения, а в каждый канал введен сумматор но модулю два, первый вход которого соединен с соответствующим входом блока анализа кода, с первым входом соответствующего блока памяти и с выходом интегратора, вторые входы блоков памяти Соединены с вы}содом блока задержки и первым входом выходного блока памяти, второй вход которого соединен с выходом блока анализа„крда, причем вторые выходы блоков памяти соединены со вторыми входами соответствующих сумматоров по модулю два, выходы которых соединены со входом блока задержки, причем вторые входы выходных вентилей соединены С выходом выходного запоминающего блока, а выходы формирователя опорного напряжения соединены со вторыми входами пороговых блоков. Источники информации, принятые во внимание при экспертизе 1. Патент Австрии № 284917, кл. 21 аМО, 1970 (прототип).