Элемент однородной вычислительной структуры Советский патент 1980 года по МПК H03K19/162 

1

Изобретение относится к автоматике и вычислительной, технике, в частности для построб иия цифровых устройств на основе универсальных однородных структур (вычислительных сред).

Известен элемент однородной вычислительной структуры, содержащий функциональный и управляющий блоки на параметроне. Максимальная тактовая частота его работы может быть доведена до 500 мгц, если он выполнен, на емкостных параметронах, и до 1000 мгц, если он содержит резисторные нараметроны ,1

Однако в ряде случаев частота работы элементов на параметронах оказывается недостаточной.

Известен элемент однородной вычислительной структуры, содержащий минитроны, входные ключи, полосковую линию с двумя боковыми связями 12).

Недостатки устройства - низкое быстродействие и ограниченность функциональных возможностей.

Цель изобретения - повышение быстродействия и расширение функциональных возмож.гостей элемента однородной вычислительной структуры.

Поставленная цель достигается тем, что в элементе однородной вычислительной структуры, состоящем из четырех идентичных каскадов, каждый из которых содержит минитрон с электронными гистерезисом, катод которого соединен с объединенными входами ключей, выходы которых соединены с соэтветств)аощими цшнами нанряжения смещения на отражате10ле и модулирующего напряжения тактовой частоты, полосковую линию с .двумя боковыми связями, которые соединены со выходными сигнальными шинами, резонатор минитрона через вновь введенный магнитный циркулятор сое15динен с выходом полосковой линии и со входами дополнительных ключей, выходы которых через линии задержки соединены с выходными шинами.

На фиг. 1 приведена функциональная схе2(1 ма однородной вычислительной структуры, на фиг. 2 - зависимость СВЧ мо цности (РСВЧ) минитрона от нанряжения смещения на отражателе - и положение рабочих точек

напряжения смещения на отражателях -- отрй также зависимость запускающего сигнала JPgan положения рабочей точки внутри бистабилыгой области электронного

гистерезиса . -Еотрт|.

Предложенное ycтpoйcfвo здержит минитро;Лзт 1-4, катод каждого кз которых подсоединен к объединенным меж,цу собой входам ключей 5-7, предназначенным для коммутаШ-5И рабочего напряжения смещения на отражателе Еотр и коммутации напряжения тактовой частоты имод (фиг. 2), соединенным своими выходаи-га с шинами напряжения смещения на отражателе и модулирующего напряжения тактовой частоты 8-10. Резонаторы минитронов 1-4 через магнитные циркуляторы 11 и полосковые линии 12 с двумя боковыми связяг.да 13 соединены со входами сигнальными шш-шми 14 и через магнитные циркуляторы 11 подсоединены к объединенным между собой 1 ходам ключей 15-16, предназначенных для -тереютючен ш на линии задержки с заданным Бременем задержки, соединенных своими вы :одами с линиями задержки 17, подключеьшы:и к выходным шинам 18, }91-19з, 20i , 21i-2}з, 22i -22з сигнальные входЫ; i. :-23з, 24о-24з, 25о-25з, 2бо-26з - вк

-;чкциональная схема однородной ВЬИКСЛРЬ тельной структуры работает следуюцгчл с-бразом.

В исходном состоянии клюш 5-7 разомкнуты, и напряжение смещения Еотр и напряжение тактовой частоты на лкнитрон не поступают, радиоимпульсные сигналы на сигнальные шнны 14 также не поступают,- минитРОНЫ 1-4 не возбуждены,

В этом состоянии элемент однородной вычислительной, структуры вьтолняет функцию разрыва цепи переда ш сигналов в однородной вычислительной структуре.

В рабочем состояшш на элемент однородной вычислительной структуры подаются рабочее напряжение смеи;е1шя Еотр Еотр. Еотр7

яа отражатели через шины о-10 и радиоимпульсное напряжение сигнала через сигнальные глины 14 и тд. При этом минитроны 1-4 возбуждаются и каждый из них выполняет функщпо соединения в цепи передачи сигналов в однородной вьяислительной структуре, когда на сигнальные щины 14 поступают сигналы а выходные сигналы снимаются соответственно с сигнальных выходов 18.

Элемент однородной вьгтослительной структуры может использоваться в качестве четыре линий задержки, выполненных соответственно на минитронах 1-4, минимальное время задержки которых 2t7N)(; при условии

vcT (JOT время установления колебаний в минитроне, Т зат - время затухания колебаний в минитроне) . В этом случае сигналы поступают на сигнальные входы 19), 20}, 21, 22j и снимаются соответственно с сигнальных выходов 23о, 24о, 25о, 26о. Для i/величения времени задержки на выходе . iHHHHTpoHOB 1-4 с помощью ключей 15, 16 подключаются дополнительные линии задержки 17. Если необходимо получить время задержки, превышающее суммарное, состоящее

из 21Xjf.-f и времени задержки подключенной линии, можно соединить последовательно два, три или четыре минитрона. При зтом сигнальный выход 233 соединяется с сигнальным входом 20. сигнальный выход 24з - с сигнальным входом 21; , сигнальный выход 25з - с сигнальным входом 22 . Выходом такой линии задержки является сигнальный выход 26з.

Элемент однородной вычислительной структуры может также выполнять функцию четырех универсальных логических элементов, построенных соответственно на минитронах 1-4. Для перестройки логической функции коммутируют напряжения Е

-ОТрд.ЕрТр-7 с помощью ключей 5-7.

Выполняя различные логические операции, рассматриваемый элемент может также служит четырьмя триггерами и четырьмя ячейками памяти (на минитронах 1-4).

Наличие в элементе четырех одинаковых ячеек дает возможность использовать его в качестве комбинационного сумматора. При этом два слагаемых числа поступают; одно на сигнальные входы 19i и 20-, - на сигнальные входы 19з и 202. На сигнальном выходе 23о получается сумма этих чисе на сигнальном вь1ходе 24о - единица переноса в старший разряд. Рабочие напряжения смещения на отражателях минитронов 1 и 2 (фиг. 2) подобраны так, чтобы первый прибор возбуждался при наличии одного входно сигнала, соответствующего логической 1, а второй - только при наличии двух входных сигналов, соответствующих логическим 1 (логическая 1 означает входной сигнал, отличный от нуля). Таким образом, одноразрядные числа складываются с помощью двух ячеек элемента однородной вычислительной структуры.

Сложение двух многоразрядных чисел с последовательным поступлением разрядов, начиная с низщих, на сигнальные входы 19 и 20 - разрядов одного числа, 19з и 202 разрядов другого числа, выполняется путем подключения к сигнальному выходу 23о сигнального входа 211 и к сигнальному выходу 241 через линию задержки со временем задержки 2Ту(. (tjcT время установл ния колебательного процесса в минитроне) входа 213. При этом рабочие напряжения см щения на отражателях Еотр минитронов и 3 подобраны так, что эти приборы возбуж даются при наличии одного отличного от ну ля сигнала на входе, а рабочее напряжение смещения на отражателе - Еотр минитрона 2 (фиг. 2) выбрано таким образом, чтобы этот минитрон возбуждался только при наличии двух входных сигналов, отличных от нуля. Тогда на сигнальном выходе 25о последовательно появляются разряды суммы этих чисел, начиная с низших разрядов. Следовательно, многоразрядаые числа с последователь ным поступлением разрядов слагаемых чисел складывается с помощью трех ячеек элемента .однородной вычислительной структуры. Сложение двух многоразрядных чисел с параллельным поступлением разрядов этих чисел на входы сумматора выполняется устрой, ством, в каждый разряд которого включен рассматриваемый элемент однородной вычисли тельной структуры. При этом коды разрядов двух слагаемых чисел поступают на сигнальные входы 19i -и 20i - код h-ного разряда одного числа, на сигнальные входы 19 и 202 - код VI -ного разряда другого числа, сигнальные выходы 19о элемента П -но го разряда и 24о элемента Ц - i-ro разряда подключены с помопц ю ключей 15 через линии задержки со временем задержки iJCT ( ) 1 сигнальным входам 211 и 21э и к сигнальным входам 22, и 222 элемента И -ного разряда, а сигнальные выходы 26з и 24з элемента п -ного разряда подключены к сигнальному входу 21з элемента И-1-вого разряда. Начиная со второ го разряда, выход 24з подключен ко входу 21з следующего разряда с помощью ключей 15, 16 через линию задержки со временем задержки ( {1-2). Указанную структу ру соединений имеют схемы каждого разряда за исключением схемы низшего разряда, составленной как одноразрядный сумматор из двух ячеек элемента однородной вычисли тельной структуры, описанной выше. Рабочие напряжения смещения на отражателях - Еотр,- минитронов 1, 3 (фиг. 2) выбрано таким образом, чтобы эти минитроны возбуждались при наличии одного, отличного от нуля, сигнала на входе, а рабочие напряжения смещения на отражателях - EQTD минитронов 2 и 4 подобраны так, что эти минитроны возбуждаются только при наличии двух входных сигналов, отличных от нуля. Коды разрядов суммы двух многоразрядных чисел с параллельным поступлением кодов разрядов на входы сумматора появляются на выходе 25о элементов, за исключением кода низщего разряда, появляющегося на выходе 23о. Каходый следующий код разряда появляется на выходных клеммах через ъремя frCxjcT по отнощенкю к появлению кода предьщущего младшего разряда, код последнего элемента однородной вычислительной структуры - через время 1лГ)от после начала сложения. На выход сумматора выносится также код переноса последнего старшего разряда слагаемых,с сигнального выхода 26о и через линию задержки с соответствующим временем задержки ( 11-2) - с сигнального выхода 24о. Таким образом, сложения двух И-разрядных чисел с параллельным поступлением кодов разрядов на входы сумматора выполняется устройством, состоящим из Y рассматриваемых элементов однородной вычислительной структуры. Рассматриваемый элемент однородной вычислительной структуры может быть использован как регистр, состояпшй из тршгеров на минитронах 1-4, в который записывается четырехразря;№ое число. При этом коды разрядов числа для записи подаются на сигнальные входы 19i, 20i, 21 j, 22, а снимаются с сигнальных выходов 23о, 24о, 25о, 26о. Рабочее напряжение смещения на отражателе - Еотр с выбирается так, чтобы минитроны 1-4 возбуждались через боковую связь полосковой Л1ШИИ одним сигналом (фиг. 2). Элемент однородной вычислительной струкгуры может также использоваться как схема сдвига для сдвигающего регистра. В этом случае триггеры на минитронах 1-4 являются вспомогательными (использующимися для сдвига кодов разрядов записанного числа), подключающимися к основным триггерам, хранящим информацию. При этом выход первого основнсиго триггера подключается к сигнальному входу 19, лйшитрона 1, выход которого 23о соединяется со входом второго основного триггера; выход второго основного триггфа подключается ко входу 201минитрона 2, выход которого 24о соединяется со входом второго основного триггера, и т.д. Считывание ннформащш происходит через петли СВЯЗИ резонаторов основных триггеров (на фиг. 1 не показаны). Из элемента однородной вьпшслительной структуры также может быть построен сдвигающий регистр для хранения и сдвига разрядов двухразрядного чис.па, если выход 23о соединить со входом 20i, выход 24о - со входом 21, и выход 25о - со входом 22,. В этом случае основными трштсрами, преднажаченными для хранения информации, являются триггеры на минитронах 1 и 3, а вспомогательными, предназначенными для сдвига кодов разрядов числа, - 2 и 4. При записи информации коды разрядов чисел поступают на входы 19i и 2Ii, считывание выполняется с выходов 23о и 25о. Рабочее напряжение смещения на отражателях и модулирующее напряжение тактовой частоты выбирают с помощью ключей 5-7 так, чтобы рабочая точка (напряжение смещения на отражателе) попеременно для основных и вспомогательных триггеров выходила за зону генерадаи (фиг. 2). Для построения регистра, предназначенного для хранения и сдвига П разрядов числа, необходимо использовать - элементов однородной вычислительной структурьг. Рассматриваемый элемент однородной вычислительной структуры используется также в качестве четырех ячеек памяти накопителя оперативного запоминающего устройства. В этом случае входы 19i и 20i подключаются к первой горизонтальной шине, входы 21 j и 22i ,- ко второй горизонтальной шине, входы 19 и 212 - к первой вертикальной щике, входы 20 и 222 - ко второй вертикальной шине, выходы 23о, 24о, 25о, 26о к шине считывания. Таким образом, из элементов однородной вычислительной структуры может быть собран накопитель оперативного запоминающего устройства с заданным объемом памяти. Из элементов однородной вычислительной структуры можно собрать также дешифратор. При этом из двух элементов однородной вы числительной С1руктуры составляют дешифратор двухразрядного двоичного числа. Код нйзще го разряда поступает на входь 19з минитрона 1 (обозначения со штрихами относятся ко вто рому элементу однородной вычислительной структуры), на минитрон 4 и через линию задержки, в качестве которой используется минитрон 3 - на 20з. Код высшего разряда поступает на входы 19| минитрона I на вход 221 минитрона 4 и через линию задерж ки, в качестве которой используется минитрон 4 , - на вход 211 минитрона 3. На вт рой вход 21з и на вход 20i сигнал поступа ет с выхода 26о, который соединен также СО ВХОДОМ 19i, с которым соединен также выход 23. Вход 192 через линию задержки в качестве которой используется минитрон 2, соединен с клеммой управляющего радиоимпульсного напряжения тактовой частоты, которое пройдет на вход 23о при отсутствии сигналов, соответствующих логической 1, в низшем и высшем разрядах, т.е. при кодах разрядов 00. Напряжения смещения на отражателях EOTPJ- минетронов 1, 2, 3, if 2,3.4 устана ЛИвается с помощью ключей 5-7 таким по величине, чтобы эти приборы возбуждались при наличии на входе. , одного сигнала, соответствующего логической 1, а напряжение смещения на отражателе - Еотр,- минитрона 4 с помощью этих же ключей устанавливается таким, чтобы минитрон 4 возбуждался только при наличии двух входных сигналов, отличных от нуля (фиг. 2). На выходе дешифратора цифры числа появляются на одноименных шинах, подключенных к клеммам выхода 23о, 24о, 25о, 26о. Следовательно, из рассматриваемых элементов однородной вычислительной структуры (ОВС) можно также собирать дешифраторы сигналов. Таким образом, рассматриваемый элемент однородной вычислительной структуры является универсальным и может быть использован при сборке различных блоков быстродействующей радиоимпульсной цифровой вычислительной машины. Объем настроечной информаоди для элемента не зависит от количества направлений передачи сигналов в структуре, а настройка функциональной части элемента на выполнение заданной функции происходит коммутацией рабочих напрях ений смещения на отражателях приборов и линий задержек в выходных цепях этих приборов без изменения его внутренней структуры. В макетах ОВС ячейки на минитронах размещаются меходу двумя платами, на одной из которых выполнены соединительные тракты для подводки напряжений питания к минитронам, а на другой - межьячейковые соединения для построения многонаправленной ОВС. Конструктивно ячейки ОВС выполняются в виде гибридной интегральной схемы на стабильной подложке размером 20x32 мм, на поверхности которой методами тонкопленочной технологии напылены микрополосковые линии и выводы и встроены невзаимные магнитные элементы. Ситалловая подложка с гибридной схемой заключается в прямоугольный металлический (латунный, посеребрешшж) корпус со съемным дном и крышкой. Ввод управляющих напряжений тактовой частоты и вывод напряжений субгармоники осуществляются через корпуса с помощью специальных микроразъемов с волновым сопротивлением 50 ом. Для сборки функциональных блоков из ячеек ОВС можно использовать пайку или термокомпрессионную сварку отдельных ячеек внутри большого корпуса. Объединение функциональных блоков между собой в ОВС может быть выполнено с помошью коаксиальных микроразъемов, а при построении ОВС до частот, не превышающих 25 Ггц, могут