Устройство для автоматической регулировки усиления Советский патент 1980 года по МПК H03G3/20 

(54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКИ УСИЛЕНИЯ

Изобретение относится к устройствам регулирования усиления и может использоваться для автоматического регулирования усиления с постоянным 5 быстродействием, не зависяцщм от уровня входного сигнала, в системах телемеханики с время-ИгМпульсной, широтно-импульсной, частотно-импульсной и кЬд9-импульсной модуляцией. 0

Известно устройство для автоматической регулировки усиления, содержащее последовательно регулируемый усилитель, к управляющему входу которого подключен интегратор, элемент j сравнения с; заданным уровнем и перемножитель, а между выходом регу.лируемого усилители и входом сброса интегратора включены последовательно блок статистического обнаружения , 20 интервала существования импульсного :зигнала и блок обнаружения исчезновения импульсной последовательности, причем другой вход перемножителя подключен к выходу блока статистическо- 25 го обнаружения интервала существования импульсной последовательности fij

Однако в известном устройстве быстродействие приведения последователь- jp

ности импульсов к нормированному уровню зависит от их амплитуды;

Цель изобретения - получение независимого от амплитуды входных импульсов быстродействия.

Для этого в устройство для автоматической регулировки усиления, -содержащее последовательно соединенные регулируё№1Й усилитель, к управляющему входу которого подключен интегратор, элемент сравнения с задантным уравнем и перемножитель, а между выходом регулируемого усилителя и входом сброса интегратора:включены последовательно блок статистического обнаружения интервала существования импульсного сигнала и блок обнаружения исчезновения импульсной последовательности, причем другой вхрд перемножителя подключен к выходу блока статистического) обнаружения интервала существования импульсной последовательности, между выходом перемножителя и первым вхоДом интегратора включен первый аттенюатор, ежду аьоходом элемента сравнения с-заданнымуровнем и вторым входом интегратора включены последовательно дополнительный перемножитель и второй аттенюатор, а между выходом интегратора и управляющим входом каждого аттенюатора включена цепь нелинейной обратной связи, яри этом другой вход дополнительного перемножителя соединен спротивофазным выходом блока статистического обнару жения интервала существования импульсной последовательности. На фиг, 1 представлена структурная электрическая схема предложенного устройства; на фиг. 2 - кривая за висимости сопротивления аттенюаторов R(U) в зависимости от выходного напр жения U(t) .интегра.тора. Устройство iviH айтоматической регулировки усиления содержит регулируемый усилитель 1, элемент 2 срав нения с заданным уровнем, перемножитель 3, интегратор 4, блок 5 обнаружения исчезновения импульсной последо вательности, блок 6 статистического обнаружения интервала существования и пульсного сигнала, первый аттенюатор 7, второй аттенюатор 8, дополнительны перемножителб 9, цепи 10 и 11 нелиней ной обратной связи. Блок б статистического обнаружени интервала существования импульсного сигнала может, например , из блока 12 смещения, активного вероятностного реле 13 и парафазных блоков 14 и 15. Устройство работает следующим образом. . В исходном состоянии; йрй отсутствии сигнала 2 (t) на входе устройства, напряжение на выходе регули руемого усилителя 1 и на выходе интегратора 4 равны нулю. Сопротивление Rd) второго аттенюатора 8 имеет бесконечно большое значение. При поступлении на вход регулируе мого усилителя 1 импульсной последовательности, искаженной высокочастот ной помехой, эта последовательность усиливается им в U, (UQ- коэффициен усиления) раз и подается на вход эле мента 2 .сравнения с заданным уровнем стабилизации, принятым за единицу Uc- 1. На выходе элемента 2 .с завне ния образуется сигнал рдссогласования. (t) 7(t) - 1, который поступа ет, напервые; входы перемножителей 3 и 9. Одновременно сигнал с выхода регулируемого усилителя 1 через блок 12 смещения, смещающий этот сигнал на уровень - 0,5UcT поступает на УХОД активного вероятностного реле 1 соторое обнаруживает моменты начала I окончания импульсного сигнала, искаженного помехой на уровне нулевого порога (по входу блока 12 смешения этот уровень соответствует значению порога + 0,5UcT ) Активное веро-ятно тнре реле 13 выдает на вых ода п е ремножителей 9 через парафаЪные блоки 14 и 15 разноПсэлярнЫе напрйжёния +V (i) и -у (t) , соответствутощйё по модулю вероятности превышения полезным импульсным сигналом порога + 0,5UtT . С выхода перемножителя 3 произведение g.-V положительной полярности поступает на вход первого аттенюатора 7, величина сопротивления которого определяется выходным сйг аломцепи 10 нелинейной обратной связи. Первый аттенюатор 7 так же, как и второй аттенюатор 8 выполняет роль нелинейного сопротивления интегратора 4: через первый аттенюатор 7 происходит, заряд емкости интегратора 4, а через второй аттенюатор 8 - ее перезаряд. Сигналу (t) с выхода интегратора 4 поступает на управляющий вход регулируемого усилителя 1, под действием которого изменяется коэффициент усилениям (.и) регулируемого усилителя 1. При возрастании U на выходе интегратора 4 коэффициент усиления Kg регулируемого усилителя 1 уменьшается от максимального значения К о до некоторого минимального значения. Одновременно .уменьшается сопротивление первого аттенюатора по кривой 16 (фиг. 2). Эта кривая по форме совпадает с кривой изменения коэффициента усиления WQ регулируемого усилителя. Такое согласованное изменение коэффициента усиления К (U) регулируемого усилителя 1 и сопротивления R(IJ) первого аттенюатора 7 позволяет получить независимость быстродействия приведения последовательное-ти импульсов к фиксированной амплитуде от величины их амплитуды. В том случае, когда амплитуда : импульсного си.гналаUgbix выходе регулируемого усилителя 1 за счет уменьшения амплитуды входного импульснотЬ сигнала Z(t) становится меньше напряжения ист 1, на выходе элемента сравнения 2 образуется сигнал рассогласования . (t) отрицательной полярности. Этот сигнал умножается в дополнительном перемножителе 9 на сигнал вероятности превышения импульсным сигналом порога 0,5 UCT . С выхода дополнительного перемножителя 9 сигнал отрицательной полярности - g.V через второй аттенюатор 8 поступает на интегратор 4, где он интегрируется. При этом сигнал и (t) на выходе интегратора уменьшается, что приводит к увеличению сопротивления разряда R(u) емкости интегратора, роль которой выполняет второй аттенюатор 8. При этом величина сопротивления второго аттенюатора 8 меняется по кривой 17 (фиг. 2) . Эта кри,вая большей своей ч.астью совпадает с кривой 16 и только при значении напряжения U , близком к нулю, кривая 17 проходит выше кривой 16 и при дальнейшем приближении и к нулю уходит в бесконечность за счет специального выбора па раметров цепи 11 нелинейной обратной связи . Такое увеличение сопротивления R(U) цепи перезаряда емкости интегратора 4, при приближении выходного напряжения и интегратора 4 к нулю, н обходимо для предотвращения появлени напряжения отрицательной .полярности на его выходе, так как регулируемый усилитель 1, обЕлчно выполняемый на полевых транзисторах, рассчитан на работу только с положительным напряжением управления. С помощью предлагаемого устройства для АРУ достигается постоянство быстродействия независимо от амплиту ды последовательности входных импульсов за счет согласованного изменения постоянной времени интегратора с коэффициентом усиления регулируемого усилителя. Формула изобретения Устройство для автоматической регу лировки усиления, содержащее последовательно соединенные регулируемый усилитель, к управляющему входу которого подключен интегратор, элемент сравнения с заданным уровнем и перемножитель, а между выходом регулируемого усилителя и входом сброса интегратора включены последовательно блок статистического обнаружения интервала

Фи,8.У существования импульсного сигнала и блок обнаружения исчезновения импульсной последовательности, причем другой вход перемножйтеля подключен к выходу блока статистического обнаружения интервала существования импульсной последовательности, о т л и ч а(о щ е е с. я тем, что с целью получения независимого от амплитуды входных импульсов быстродействия, между выходом перемножителя и первым входом интегратора включен первый аттенюатор, между выходом элемента сравнения с заданным уровнем и вторым входом интегратОра включены последовательно перемножитель и второй аттенюатор, а между выходом интегратора и управляющим входом каждого аттенюатора включена цепь нелинейной обратной связи, при этом другой вход дополнительного перемножителя соединен с противофазным вцходом блока статистического обнаружения интервала существования импульсной последовательности. Источники информации, принятые во вниманиё экспёр й§е 1. Авторское свидетельство СССР 618835, кл. Н 03 G 3/20, 30.11.77 (прототип).