Множительное устройство Советский патент 1980 года по МПК G06G7/163 

(54) МНО)5 ИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к аналоговой вычислительной технике и могкет быть использовано идя реализации операции умножения двух аналоговых сигналов в игарском данамическом и частотном диапазонах. Известны устройства шя умножения нащ)яженйЙ8содержащие усилитель и управляемый линейный элемент на полевом TpaHSHCTqDe, исток которого подклю чен к входу усилителя5 а сток и затвор соединены с источниками перемножаемых напряжений l, 2. В этих устройствах линеаризация управляемого элемента на полевом гран зисторе достигается,Как пр авилог подключением в цепь управления второго по левого транзистора,-нелинейность которо ,го компенсирует нелинейность Т1равляемо го элемента. При этом компенсация буде тем лучше,чем более идентичны парамет ры совместно включенных транзисторов, Таким образом,-точность перемножения подобных устройств ограничена труднос « тями взаимной ко-мпенсации нелинейное: тей характеристик сопрягаемых транзиб- торов. Наиболее близким .к изобретению техни« ческим решением является устройство, содержащее управляемый линейный элемент на двух полевых транзисторах,ис токи которых подключены к неинвфтиру- Еощему входу дифференциального операционного усилителяе линеаризующий элемент на двух полевых транзисторах, истсжи. котфых подключены к инвертирующему входу операционного усилителя, стоки сседи ; йены со стоками транзистфов управляемого линейного элемента, а затворы порн ключены к щине нулевого потенциала, первый и второй повторители, первый и ; второй инверторы 3j . Однако неидентичность сопрягаемых транзисторов приводит к нелинейности .ха рактеристик управляемого линейного эл&мента и, как следствие, К появлению по- грещности перемножения. Кроме того, существует погрешность, обуслсжленная нелинейностью выхооных характеристик транзисторов. Для компенсации этого служат транзисторы линеаризующего элемента, истоки которых подключены к ин вертйрующему входу дифференциального операционного усилителя, который исполь . зован как вычитающее устройство. Таким образом,ВИДНО,ЧТО точность перемножения рассмотренного устройства ограничена неидентичностью параметре conpsiraeMbix транзисторов. Целью изобретения является уменьшение погрешности перемножения устройства. Достигается это тем, что в множител вое устройство, содержащее управляемый линейный элемент на двух полевьсх: транзисторах, истоки которых объединены, линеаризующий элемент на двух полевых транзисторах, истоки которых с ъединенЫ стоки подключены к стокам транзисторов управляемого линейного элемента, а затворы соединены с шиной нулевого потенциала, первый и второй повторители и первый и второй инверторы, цифференциальный операционный усилитель,введены две интегрирующие цепочки,первая . из которых подключена к истокам тран- зистфов управляемого линейного элемента и к неинвертирующему входу опера- ционного усилителя,а вторая - к истокам транзисторов линеаризующего элемен та и к неинвертирующему входу дифференциального операционного усилителя, коммутатор с четырьмя парами контактов: стсж одного из транзисторов управляемого линейного элемента подключен через первую пару контактов коммутатора к первому повторителю, стек другого транзистора управляемого линейного элемента подключен через пару контактов коммутатфа к первому инвертору затвор одного из транзисторов управляемого линейного элемента подключен че рез третью пару контактов коммутатора к второму повторитето,-затвор другого через четвертую пару контактов ком- мутатара к второму инвертору. На фиг. 1 дана схема предлагаемого устройства;«на фиг, 2 - график усредне кия входных и выходных характеристик сопрягаемых транзистфов. Предлагаемое устройство соазржит штертор 1, повторители 2 и 3, инвертер 4, коммутатор 5, управляемый лине ный элемент на двух полевых транзис торах 6 и 7, линеаризующий элемент на полевых транзистсфах 8 и 9,интегрирук щие цепочки 10 и 11, дифференциальный операционный усилитель 12. Устройство работает следующим об- разом. При замыкании левых контактов коммутатора 5 на стоки транзисторов 6 и ;3 подается напр51ж;ение V , на стоки транзисторов 7 и 9 - V, , на транзистора б напряжение V ,на затъар транзистора 7 подается напряжение -V, . При замыкании правых контактов коммутатора транзисторы 6 и 7, 8 и 9 как бы мен5потся местами, поскольку в этом случае на их стоки и затворы псндаются противофазные выше указанным напряжения. При подаче противофазных перемно-г .жаемых напр51жений на стоки и затворы транзисторов 6 и 7 сопротивление их каналов также будет меняться в противофазе, так например, если сопротивление RJ канала сток-исток транзистора 6 . увеличивается над Р, , то сопротивление Rj канала транзистора 7 уменьшается на Н.При абсолютной идентичности вько/ ных параметров транзисторов 6 и 7 дЯ,. Таким образом, транзисторы 6 и 7 образуют управляемый электронным способом делитель напряжения. Напряжением питания этого делителя служат противофазные напряжения первого из сомножителей + Vj. управляющим напряжением делителя являются противофазные напряжения + V, второго из сомножителей. Очевидно, что выходное напряжение делителя {снимаемое с точки соединения истоков )пропорционально, как напряжению на затворах транзисторов 6 и 7 так и напряжению на их -стоках. При изменении напряжения М на затворе транзистора 6 и соответственно -Vj на затворе транзистора 7, сопротивление R, канала сток-исток транзистора 6 уменьшится на величину Д R j тогда как сопротивление канала К. транзистора 7 увеличится: на AJR . Будем считать зависимость R от Vj линейной, а параметры транзисторов идеально совпадающими, тогда д f -д Кг, KoVi. Принимая во внимание, что стоки транзисторов запитаны напряжением + V| , можно записать выражение для тока, прогекающего через каналы транзисторов 6 и 7.2V, TFuTi7Tr z Из условия идентичности параметров тран-ч аисторов следует V, RZ R. RI д{. uR тогда J - Па цени е напряжения в к ая ал e тр aiis и стер 6 будет Ц-(Ц-дЯ)-(й-дГ) Соответствешш в канале транзистора 7 и, D (R +AR ) - {R-f-aR). Отск г.- vi - «4/- 2, to напряжение в точке соеиинени.ч ксгс(, ,., U, V,-U, Vr-(R-AR)&R учитьшая, что AR K(jV2, , получим V V. к,-V. VL :- Как нз вестно транзисторы имеют нелинейную sa висимость тока от напржхенкя на затворе, Пoэтo fy а/;иться линеГтсстя тока через управляемый аелителЬ; рассмотренный выше,можно лишь при пол« ной иаентичности вхоцньпс характеристик транзисторов J,Y {(Цц), образующих це литель. Точность перемножения на та-ком делителе существенно зависит от идентичности вхоцнык характеристнх по« левых транзисторов В предлагаемом устройстве происходи усреонение вхоцньк н sbDiODjibix харшсг - ристик сопрягаемых транзистсров периодической коммутации перемноксае-л. мых напрда ений на их стоках и затворах Каким образом происходит зто усред нение видно из фиг, 2, Предположи м,замкнуты левые контакты коммутатора, В этом случае транзис тор 6 подключен к напряжениям /( Vj Допустим, что /, COtiSt j, тогда его входной характеристикой буцет кривая АВ на фиг. 2. На транзистор 7 в этот момент подается напряжение - Vf - V, и его входная характеристика будет изображена кривой CD при этом, результирующая кривая KL будет .существенно нелиней™ ной ввиду неидентичности кривых АВ и CD . При замыкании правых KOHTaitTOB, как уже бьшо сказано выше, на транзистор. 6 подается напрянсение - V( s - V , на тран зистор 7 напряжение V. V тогда входная характеристика транзистора 6 бу дет изображена кривой CJ) , а трй зистора 7 -о кривой А в . Резульгнр; дощая этих характеристик «- кривая К U будет симметрична кривой КЬ „-так как получе на. Из оцних и тех же кривых,но противоположнзто пблярность. При пв риодической коммутации контактов напряжение на выходе делителя будет иметь форму ступенчатого напр51жения. Среднее значение этой ступенчатой кривой (кри™ вай MN ) по форме гораздо ближе к 7 76 л шейной( чем каждое из слагаемых (кривые К Li п К U )„ Среднее значение ст пенчатой кривой выделяется интегриpjaomeE цепочдсой Ю и подается на неин- вергирующий вход операционного усилителя 12, Аналогично усредняются н выходные характеристики сопрягаемых транзисторов. Таким сбразоМрможно сделать вывод, что применеш1е комментатора линеаризует характеристику управляемого делителя,а значит ук еньшает погрешность умноже ни$ь изо бретения О р м у Л а Дно кительиое устройство, содержащее управляемый линеШ ый элемент на полевьЕХ транзисторах, истоки которых объещшень, ликеарнз то11Шй апемент на двух полевьос транзисторах, потоки которых об71ецннены, стоки подключены к стокам транзисторов управляемого линейного элемента, а затворы соединены с шиной нулевого потеняиала, первый к второй повторители и первый и второй инверторы , цкфференциальный операционнь й усилитель, отличающееся тем, что, с целью уменьшения погрешности перемно- х ;ения устройства, в него введены две интегрирующие , первая из которых подключена к истокам транзисторов уп- равляемого Л1{нейного элемента и к не i-iHBepTHpjnouieMy операционного усилителя, а вторая к HCTOitaM транзисторов- линеаризующего элемента и к ю-геертирующекгу входу дифференциального операционного усилителя, коммутатор с четырьмя парами контактов; сток ошюго из транзисторов управляемого линейного элв мента подключен через первую пару контактов коммутатора к пер BOS гуповторителю f сток другого транзистора управ- ляемого линейного элемента подключен через BTopjTo пару контактов коммутатора к первом инвертору затвор одного из транзистсров управляемого линейного элемента поШСлючен через третью пару контактов коммзтатора к второк гу повторителю , затвор другого через четвертую пару контактов коммутатора к вто- рому инвертору, , Источн 1ки информации, принятые во внимание при экспертизе 1, А-вторское свидетельство СССР № 446071, кл„ G 06 G 7/163, 1974. 2 Авторское свидетельство СССР . № 4588vS5, кл, G Об G 7/163, 1975о . 3 . Патент США А 3562553, кл. ЗО7с..229, опу€лик, 1972,

tJ