(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ СИГНАЛСЖ ПАЛ-СЕКАМ Изобретение относится к телевидению и может использоваться в цветных телевизионных приемниках и видеоконтроль ньк устройствах системы ПАЛ-СЕКАМ. ИзвестнЪ устройство для декодировани сигналов ПАЛ-СЕКАМ, содержащее блок задержки, на сигнальный вход которого подан сигнал цветности, два демодулятора и два коммутатора, входы управления которых соединены с выходами блока управления, первый вход которого соединен с выходом релаксационного генератора, на вход которого под§ны управляющие импульсы, а второй вход блока управления и вход управления блока задержки соединены с источником управ- ляющего напряжения ПАЛ-СЕКАМ flji . Однако известное устройство имеет высокий уровень перекрестных искажений при приеме сигнала СЕКАМ. Цель изобретения - уменьшение пе- рекрестньк искажений. Для этого в устройство для декодирования сигналов ПАЛ-СЕКАМ, содержащее блок задержки, на сигнальный вход кото-i рого подан сигнал цветности, два демодулятора и два коммутатора, входы управления которых соединены с выходами блока управления, первый вход которого соединен с выходом релаксационного генератора, на вход которого поданы управлшощие импульсы, а второй вход блока управления и вход управления блока задержки соединены с источником управлшощего напряжения ПАЛ-СЕКАМ, выходы блока задержки соединены с входами демодуляторов, первые выходы которых соединены с первым и входами первого коммутатора, а второй выход первого демодулятора соединен с первым входом введенного третьего коммутатора, второй вход которого соединен с первым выходом второго демодулятора, второй выход которого соединен с вторым входом второго коммутатора, первый вход которого соединен с выходом третьего коммутатора, вход управления которого соединен с ис37точником управляющего напряжения ПАЛ-СЕКАМ, кроме того, блок управления содержит элемент И-НЕ, выход которого соединен с первым выходом блока управления, первый вход которого соединен с собственным вторым выходом и первым входом элемента И-НЕ, второй вход которого соединен с вторым входом блока управления, кроме того, блок задержки содержит линию задержки на время строки, соединенную с входом блока задержки и с входом четвертого коммутатора, а выход линии задержки на время строки через усилитель с парафразными выходами соединен с первы- ми входами двух сумматоров, вторые вхо ды которых соединены с первым выходом четвертого коммутатора, при этом выход первого сумматора соединен с первым входом пятого коммутатора, второй вход которого соединен с вторым выходом четвёртого коммутатора, вход управления которого соединен.с выходом управления блока задержки и с входом управления пятого коммутатора, выход которрго соединен с первым выходом блока задержки, а выход второго сумматора соединен с вторым выходом блока задержки. На фиг. 1 приведена структурная схе- ма предложенного устройства; на фиг. 2 структурная электрическая схема блока управления; на фиг. 3 - структурная электрическая схема блока задержки. -Устройство для декодирования сигналов ПАЛ-СЕКАМ содержит блок 1 задержки, два демодулятора 2 и 3, два коммутатора 4 и 5, блок 6 управления, релаксационный генератор 7, источник 8 втравляющего напряжения ПАЛ-СЕКАМ, третий коммутатор 9, кроме того, блок управления включает элемент И-НЕ 10, блок 1 задержки содержит линию задерж ки 11 на время строки, четвертый коммутатор 12, усилитель 13 с парафазными выходами, два сумматора 14 и 15, пятый коммутатор 16. Устройство работает следующим обра На фиг. 1-3 коммутаторы 9, 12 и 16 показаны в положении, соответствую щем приему сигнала СЕКАМ. В таком режиме прямой сигнал через коммутатор 12и 16 поступает на вход демодулятор 2. Задержанный сигнал через усилитель. 13и сумматор 15 поступает на вход д модулятора 3. На выходах демодуляторо 2 и 3 выделяются цветоразностныё сигО4налы и f-y.y 4 pjiyjOlU11 f:fI по строкам. 13 показанном пп фиг. .1 ПГ-ШОЖРнии коммутаторов -1 и П сигнал 11 N поступает на выход устройстБа со второго выхода демодулятора 2, а скгнал E-ji, с первого выхода демодулятора 3. Так как первые и вторые выходы демодуляторов 2 и 3 инверсны, оба выходных цветоразностных сигнала имеют одинаковую полярность. Во время следующего строчного интервала положение коммутаторов 4 и 5 меняется и сигнал снимается со второго выхода демодулятора 3, а сигнал . - с первого выхода демодулятора 2. Уменьшение перекрестных искажений в предложенном устройстве достигается благодоря тому, что коммутаторы 4 и 5 подключены к выходам демодуляторов 2 и 3, где цветовая поднесущая отсутствует. Поэтому перекрестные искажения в предложенном устройстве создаются только прохождением цветовой поднесущей через Паразитные емкости запертых ветвей коммутаторов 12 и 16, в то время как в известном устройстве к этим связям добавл5потся перекрестные искажения, вызванные коммутатором СЕКАМ. Рассмотрим теперь работу предложенного устройства в режиме ПА.Л. Изменением управляющего напряжения от источника 8 коммутаторы 12, 10 и 9 переводятся во второе рабочее положение. Логический элемент И-НЕ 10 перестает пропускать на -второй выход блока 6 управления меандр полустрочной частоты. Коммутатор 4 останавливается в положении, при котором первый выход демодулятора 2 соединен с выходом устройства. При этом в суммат зе 14 прямой сигнал складывается с задержанным в фазе, а в сумматоре, 15 - в противофазе. На вход демодулятора 2 поступает цветовая поднесущая, содержащая только состовляющую fe-Y с постоянной фазой, а на вход демодулятора 3 - цветовая поднесущая с составляющей , фаза которой меняется каждую строку на 18(, . После демодуляции сигнала аа с первого выхода демодулятора 2 через неработающий коммутатор 4 поступает на выход устройства. Демодулированньй сигнал- , поля рность кото- . рого меняется каждую строку, поступает с двух инверсных выходов демодулятора 3 на входы работающего коммутатора 5, В результате на втором вь1ходе
57
устройства выделяется сигнал с
110СТОЯ1ШОЙ Т1ОЛ5фНОСТЫО.
Таким образом , предложенное устройство обеспечивает демодуляцию сигналов ПАЛ и СЕК AM и уровень перек рестных искажений на 7,5 дБ меньше, чем в известном устройстве. Вместре с тем, предложенное устройство проще известного, поскольку содержит на два электронных коммутатора меньше.
На базе предложенного устройства может быть вьшолнена полупроводниковая интегральная схема декодера ПАЛ-СЕКАМ имеющая лучшие параметры, чем интегральная схема ТСА65О фирмы Филипс. .
Формула изобретения
1. Устройство для декодирования сигналов ПАЛ-СЕКАМ, содержащее блок задержки, на сигнальный вход которого подан сигнал цветности, два демодулятора и два коммутатора, входы управления которых соединены с выходами блока управления, первый вход которого соедкнен с выходом релаксационного генератора, на вход которого поданы управляющие импульсы, а второй вход блока управления и BXbJl управления блока задержки соединены с источником управляющего напряжения ПАЛ-СЕКАМ, отличающееся тем, что, с целью уменьшения перекрестных искажений, выходы блока за держки соединены с входами демодуляторов, первые вьрсоды которых соединены с первым и вторым входами первого коммутатора, а второй выход первого демодулятора соединен с первым входом введенного третьего коммутатора, второй вход которого соединен с
6
первым выходом второго демодулятора, второй выход которого соединен с вторым входом второго коммутатора, первый вход которого соединен с выходом третьего коммутатора, вход управления которого соединен с источником управляющего напряжения ПАЛ-СЕКАМ.
2.Устройство по п. 1, о т л к ч а гощ е е с я тем, что блок управления содержит элемент И-НЕ, выход которого соединен с первым вьрсодом блока управления, первый вход которого сое динен с собственным вторым выходом
и первым входом элемента И-НЕ, второй вход которого соединен с вторым входом блока управления.
3.Устройство по п. 1, отлича ющ е е с я тем, что блок задержки на время строки, соединенную с входом блока задержки и с входом четвертого коммутатора, а выход линии задержки
на время строки через усилитель с па рафазными выходами соединен с первы- ми входами двух сумматоров, входы которых соединены с первым выходом четвертого коммутатора, при этом выход первого сумматора соединен с первым входом пятого коммутатора, второй вход которого соединен с вторым выходом четвёртого коммутатора, вход управления которого соединен с входом управления блока задержки и с входом управления пятого коммутатора, выход которого соединен с первым выходом блока задержки, а выход второго сумматора соединен с вторым выходом блока задержки.
Источники информации, принятые во внимание при экспертизе
1. Заявка Великобритании N91395534, кл. Н О4 F, 1975 (прототип).
