Преобразователь логического уровня Советский патент 1980 года по МПК H03K19/08 

Изобретение относится к импульсной технике, может быть использовано при проектировании радиоэлектронной аппаратуры. Известны устройства преобразования уровней логических сигналов для их после дующей передачи по линиям связи, содержащие токовый переключатель, принимающий логические сигналы первого уровня и управляемый им выходной усилитель сигналов второго, более высокого уровня Недостатками известного устройства являются изменение уровня выходного сигнала с изменением сопротивления нагрузки и не оптимальное использование мощности выходных сигналов для образования помехоустойчивого канала. Кроме того, известны преобразователи логического сигнала, содержащие входной и управляюпий транзисторы, а также усилительный каскад на транзисторах U2 Недоста1ками этог-о устройства являются зависимость уровня выходного сигна ла от величины сопротивления нагрузки и низкая помехоустойчивость и надежность при случайных длительных замыканиях на Линии передачи. Цель изобретения - повышение помехоустойчивости и стабильности выходных параметров преобразования. Для этого в преобразователь содержащий входной транзистор, усилительный каскад, выполненный на транзисторах, коллекторы которых соединены с выходной шиной, резисторы, диод и источники питания, введены инвертор, конденсатор и дополнительные резисторы, причем база входного транзистора через соединенные последовательно первый и второй резисторы соединена с выходом инвертора, первый вход которого подключен к шине первого источника питания, а второй - к входной шине и через соединенные последовательно третий и четвертый резисторы - к базе первого транзистора усилительного каскада, эмиттер которого, а также эмиттер входного транзистора сое-

динеыы с общей шиной, при-этом коллектор входного транзистора через пягый резистор соединен с базой второго тран зистора усилительного каскада, а через шестой резистор - с эмиттером последнего и с шиной второго источника питания, кроме того, общие выводы первого и второго, а также третьего и четвертого резисторов подключены соответственно через диод к выходной шине и через конденсатор к общей шине.

На чертеже представлена принципиальная электрическая схема устройства.

Инвертор 1 через резисторы 2 и 3 соединен с базой транзистора 4, резисторы 5-8, конденсатор 9, усилительный каскад, выполненный на транзисторах 1О и 11, диод 12, шины 13 и 14 источников питания, входная шина (вход) 15, выходная шина (выход) 16.

Инвертор 1, резисторы 2 и 3, транзистор 4, резисторы 5 и 6, шина 13 составляют канал управления транзистором 10с задержкой Т , где S - суммарное время задержки сигнала в инверторе 1 транзистора 4.

Резисторы 7 и В, конденсатор 9 составляют канал управления транзистором 11с задержками . отпирание и С3 49 запй:рание транзистора 11. При этом задержки CU и I., находятся в соотношении

-Ь -Ьз.

Выбором величины резистора 7 и конденсатора 9 устанавливается неравенст °Г т Тз,

исключающее возможность одновременного нахождения в открытом состоянии транзисторов 1О и 11.

Устройство работает следующим образом.

За исходное состояние принято состояние, при котором логической единице на входе 15 соответствует логический нуль на выходе 16. При этом на выходе инвертора 1 и базе транзистора 4 имеет место состояние логического нуля, транзистор 4 закрыт, на базе транзистора 11 - логическая- единица транзистор 10 закрыт, транзистор 11 открыт.

При передаче логических сигналов устройство работает следующим образом

При поступлении на вход 15 сигнала логический нуль первого уровня с задержкой 3) скрывается транзистор 11 с задержкой , открывается транзистор 10, на выходе 16 устройства

устанавливается логическая единица второго, более высокого уровня. При этом на диод 12 подается обратное смещающее напряжение, при этом выходное сопротивление становится равным сопротивлению насыщенного транзистора 10.

При поступлении на вход 15 сигнала логическая единица с задержкой t

закрывается транзистор 10, с задержкой Та. ZT открывается транзистор 11; на выходе 16 устанавливается состояние логический нуль При этом выходное сопротивление становится равным

сопрот11-5лению насыщенного транзистора 11.

При случайном замыкании на линии в интервале времени, когда на входе 15 имеет место состояние логической еди-

ницы, изменений в состоянии компонентов устройства не происходит.

При случайном коротком замыкании на линии в интервале времени, когда на входе 15 имеет местосостояние логи-

ческий нуль, общий вывод резисторов 2 и 3 соединяется с общей шиной через диод, смещенный в прямом направлении, транзистор 4, закрываясь, закрывает транзистор 10, ток транзистора 10 па-

дает до нуля.

После снятия короткого замыкания устройство приходит в состояние, соответствующее уровню логического сигнала на входе 15.

При возникновении в линии индуцированных помех последние подавляются низкоомным сопротивлением одного из насыщенных транзисторов 10 или 11. При этом уровень полезного сигнала в

линии существенно не изменяется.

Таким образом, в преобразователе обеспечиваются минимальная зависимость уровня выходного сигнала от величины сопротивления нагрузки и высокая степень подавления индуцированных в линии помех.

Формула изобретения

Преобразователь логического уровня, содержащий входной транзистор, усилительный каскад, выполненный на транзисторах, коллекторы которых соединены с выходной шиной, резисторы, диод и источники питания, отличающийс я тем, что, с целью повышения помехоустойчивости и стабильности выходных параметров, в него введены инвертор, конденсатор и дополнительные резисто-

ры, причем база вхоаного транзистора через соединенные последовательно перцвый и второй резисторы соединена с выходом инвертора, первый вход которого подключен к шине первого нсточника, питания, а второй - к входной шине и через соединенные последовательно третий и четвертый резисторы - к базе первого транзистора усилительного каскада, эмиттер которого, а также эмиттер входного транзистора соеди:. иены с общей шиной, при этом коллектор входного транзистора через пятый резистор соединен с базой второго тран-

зистора усилительного каскада, а через 1977.

шестой резистор - с эмиттером последнего и с шиной второго источника питания, кроме того, общие выводы первого и второго, а также третьего и четвертого резисторов подключены соответственно через диод к выходной шине и че рез конденсатор к общей шине.

Источники информации, принятые во вншулание при экспертизе

1. Патент США.№ 3974402, кл. Н 03 К 19/О8, опублик. 13.02.76. 2. Акцептованная заявка Японии N 52-177О5, кл. Н 03 К 19/00,