Формирователь тактовых сигналов Советский патент 1981 года по МПК H03K17/414 

1

Изобретение относится к вычислительной технике и может быть использовано для формирования тактовых сигналов полупроводникового запоминающего устройства, построенного на больших интегральных схемах, изготовленных по п-канальной МОП-технологии

Из-вестна схема составного эмиттерного повторителя, включающая в себя два транзистора п-р-п и р-п-р типов, обеспечивающая передачу положительного и отрицательного (Ъронтов входного сигнала без искажений 1 .

Известен также возбудитель для работы на емкостную Нагрузку, в качестве которой может быть запоминающее устройство, содержащий заряжающий транзистор, включенный между наггрузкой и зажимом питания, делитель напряжения на резисторах, подключенный к зажиму питания и управляющему электроду транзистора, конденсатор, подключенный между емкостной нагрузкой и средней точкой делителя напряжения, выпрямитель, ключ и резистор, обеспечивающий критическое затухэдие в цепи нагрузки t2l .

Недостатком известных устройств является высокий уровень логического нуля (до 1,0 В) выходного сигнала

снижающий помехоустойчивость полупроводникового запоминающего устройства.

Цель изобретения - повышение помехоустойчивости .

Поставленная цель достигается тем, что в формирователь тактовых сигналов, содержащий первый ключ, заряжающий п-р-п транзистор, разряжаю1чий

0 р-п-р транзистор, змиттеры KOTojant через резисторы соединены с выходньо зажимом, коллектор первого транзисто- , ра соединен с шиной питания, .а коллектор второго транзистора - с общей шиной, база первого транзистора соединена с выходе первого ключа и через резистор с шиной питания, введены второй ключ и резистор, причем резистор подключен между базой р-п-р тран0зистора и выходным зажимом, выход iSTOporo ключа соединен с базой р-п-р .транзистора, а вход второго ключа соединен со входом первого itmnca.

25

Кроме того, в формирователь введен третий р-п-р транзистор/ эмнттер которого подк.гаочен к шине питаиня, а база и коллектор подключены соответственно к коллектору и змиттеру п-р-п

30 транзистора. Благодаря введению новых элементов основной ток заряда емкости нагрузки протекает через дополнительный р-п-р транзистор, при этом уменьшается прямое падение напряжения перехода базаэмиттер п-р-п транзистора, что приводит к увеличению высокого уровня напряжения выходного сигнала. На чертеже приведена принципиальЬая электрическая схема предлагаемого устройства. Устройство содержит первый ключ 1 заряжающий п-р-п транзистор 2, разря жающий р-п-р транзистор 3, эмиттеры которых через резисторы 4 и 5 соединены с выходным зажимом 6, база тран зистора 2 соединена с выходом первого ключа и через резистор 7 - с шиной питания 8, второй ключ 9, выход которого соединен с базой р-п-р тран зистора 3 и через резистор 10 - с выходным зажимом, коллектор транзистора 3 подключен к общей шине, а кол лектор транзистора 2 соединен с базой дополнительного транзистора 11 и через резистор 12 - с шиной питания, к которой подключен эмиттер дополнительного транзистора И, коллектор которого соединен с эмиттером заряжающего п-р-п транзистора 2. Устройство без транзистора 11 работает следующим образом. В исходном состоянии на входы клю чей 1 и 9 поступает сигнал напряжения высокого уровня, при этом на базу транзистора 2 подается запирающий потенциал, а на выходном зажиме б напряжение равно напряжению насыщенного ключа 9. При подаче на входы ключей 1 и 9 импульса напряжения низкого уровня на их выходах возникает напряжение высокого уровня, открывается транзис тор 2 и через резистор 5 протекает ток заряда емкости нагрузки, транзис тор 3 при этом закрыт. Когда напряже ние на входах ключей 1 и 9 становитс равным высокому уровню, транзистор 2 зак1 1вается, а транзистор 3 открывается, при этом основной ток разряда емкости нагрузки протекает через резистор 4 и транзистор 3. Когда напря жение на емкости нагрузки равно 1,0 транзистор 3 закЕялвается и окончательный разряд емкости происходит через резистор 10 и открытый ключ 9, при этом величина резистора может быть выбрана небольшой, так как основной ток разряда емкости нагрузки протекает через него только при сниж нии напряжения нагрузки до 1,0 В. Величина низкого напряжения такто вого сигнала устанавливается равной напряжению насыщения транзистора, ключа 9 и не превышает 0,4 В. Устройство с дополнительным транзистором 11 работает следьтощим образом. в исходном состоянии на вход ключей 1 и 9 поступает сигнал напряжения высокого уровня, при этом на базу транзистора 2 подается запирающий потенциал, а на выходном зажиме 6 напряжение равно напряжению насыцения ключа 9. Падение напряжения на резисторе 10 можно не учитывать ввиду емкостного характера нагрузки. При подаче на вход ключей 1 и 9 импульса напряжения низкого уровня открываются транзисторы 2 и. 11 и через резистор 5 протекает ток заряда емкости нагрузки, транзистор 3 и 9 при этом закрыты. Напряжение на зажиме 6 выше, чем в устройстве без транзистора 11 и резистора 12, та.к- как включение дополнительного транзистора приводит к увеличению суммарного коэффициента усиления по току каскада и .уменьшению падения напряжения на резисторе 7 за счет уменьшения базового тока транзистора 2. . Когда напряжение на входе ключей 1 и 9 снова равно высокому уровню, транзисторы 2 и 11 закрываются, а транзистор 3 открывается, при этом основной ток разряда емкости нагрузки протекает через резистор 4 и транзистор 3. Когда напряжение на емкости нагрузки становится равным 1,0 В, транзистор 3 закрывается и дальше разряд происходит через резистор 10 и открытый ключ 9, в результате потенциал на выходном зажиме 6 устанавливается равным падению напряжения на насыщенном транзисторе ключа 9. В предлагаемом устройстве по сравнению с известными, уменьшается низкий уровень напряжения с 1,0 В до 0,4 В, что повышает помехоустойчивость полупроводникового запоминающего устройства и увеличивает надежность рабогы. Формула изобретения 1. Формирователь тактовых сигналов, содержащий первый ключ, заряжающий п-р-п транзистор, разряжающий р-п-р транзистор, эмиттеры которых через резисторы соединены с выходным зажимом, коллектор первого транзистора соединен с шиной питания, а коллектор второго транзистора - с общей шиной, база первого транзистора соединена с выходом первого ключа и через резистор с шиной питания, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены резистор и второй ключ, причем резистор подключен между базой р-п-р транзистора и выходным зажимом, выход второго ключа соединен U базой р-п-р транзистора, а вход второго ключа соединен с входом первого ключа.

2. Формирователь по п. 1, от личающийся тем, что в него введен третий р-п-р транзистор, эмиттер которого подключен к шине питания а база и коллектор подключены соответственно к коллектору и эмиттеру п-р-п транзистора.

Источники информации, принятые во внимание при экспертизе

1.Импульсные схемы на полупроводниковых приборах. Проектирование и расчет. Под ред. Гальперина Е. И. и Степаненко И. П. Советское радио, 1970, с. 66. рис. 220 (1).

2.Патент Великобритании № 14€2517, кл. Н 03 Т, опублик. 26.01.77 (прототип) .