Устройство для выделения фазомани-пулиРОВАННыХ СигНАлОВ Советский патент 1981 года по МПК H04B1/10 H04L27/18 

(54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ

Изобретение относится к радиотехнике и может использоваться в аппаратуре радиоразведки.

Известно устройство для выделения фазоманипулированных сигналов, содержащее два канала обработки сигналов, каждый из которых состоит из последовательно соединенных сумматора, порогового блока и амплитудного детектора, причем к входам сумматора каждого канала обработки сигналов подключен вход регенератора через фазоинвертор и когерентный гетеродин, а выходы амплитудных детекторов обоих каналов обработки сигналов через последовательно соединенные вычитающий блок, интегратор, рещающий блок и линию задержки подключены к входам элемента И, а также формирователь выходных сигналов 1.

Однако в известном устройстве отсутствует блочная синхронизация, что приводит к возрастанию приема ложной информации.

Цель изобретения - повышение досто.верности приема информации.

Цель достигается тем, что в устройство для выделения фазоманипулированных сигналов, содержащее два канала обработки сигналов, каждый из которых состоит из

последовательно соединенных сумматора, порогового блока и амплитудного детектора, причем к входам сумматора каждого канала обработки сигналов подключен выход регенератора через фазоинвертор и когерентный гетеродин, а выходы амплитудных детекторов обоих каналов обработки сигналов через последовательно соединенные вычитающий блок, интегратор, рещающий блок и линию задержки подключены к входам элемента И, ,а также формирователь выходных сигналов,

0 введены дешифратор и в каждый канал обработки сигналов последовательно соединенные блок перестройки порога и дополнительный сумматор, при этом дополнительный выход решающего блока подключен к первому входу дешифратора, к второму

5 входу которого и к входам блоков перестройки порога обоих каналов обработки сигналов подключен выход элемента И, а выход дешифратора подключен к входу формирователя выходного сигнала, причем к другому

входу дополнительного сумматора одного из каналов обработки сигналов|подключен выход амплитудного детектора другого канала обработки сигналов, а выход дополнительного сумматора подключен к управляющему входу порогового блока соответствующего канала. На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг. 2 - эпюры напряжений, поясняющие его работу. Устройство для выделения фазоманипулированных сигналов содержит регенератор 1, фазоинвертор 2, интегратор 3, рещающий блок 4, когерентный гетеродин 5, линию б задержки, элемент И 7, дешифратор 8, формирователь 9 выходных сигналов, вычитающий блок 10 и два канала обработки сигналов, каждый из которых состоит из амплитудного детектора 11, сумматора 12, порогового блока 13, дополнительного сумматора 14 и бло,ка 15 перестройки порога. Устройство для выделения фазоманипулированных сигналов работает следующим образом. Информация содержится в короткой команде, состоящей из набора единиц и нулей. Объем памяти дешифратора 8 ограничен объемом команды. Каждая единица представляется сигналом известной формы, а нуль - сигналом противоположным ему. С выхода каналов обработки сигнала, пройдя через вычитающий блок 10 и интегратор 3, сигнал поступает на решающий блок 4. С выхода решающего блока 4 в дешифратор 8 записываются единицы и нули в зависимости от того, какое (положительное или отрицательное) напряжение существует на выходе интегратора 3 в момент отсчета, и если это напряжение по абсолютному значению превышает пороговое Unop (фиг. 2а,б). С выхода решающего блока 4 импульсы одинаковой полярности поступают на линию 6 задержки (фиг. 2 в). Выходы линии 6 задержки расположены таким образом, что сигнал задерживается на То, 2То, ЗТо, ..., К -То, где TO - время передачи одного элемента сигнала. Допустим, что объем дешифратора 8 рассчитан на запись команды, состоящей из М-символов (единиц и нулей). Также допустим, что в дешифратор 8 уже записана (за счет шумовых сигналов или их комбинаций) информация, состоящая из М-символов. Тогда любой (единица или нуль) поступающий в дешифратор 8 для записи очередной символ стирает первый из М уже записанных символов и записывается сам по М-ым номерам (фиг. 2 в и г). Считывается информация 1011 (фиг. 2ё). Импульсный сигнал поступает на два блока 15. Блоки 15 преобразуют длительность импульса с выхода элемента И 7 в напряжение. Блок 15 срабатывает, когда длительность импульсов совпадения с элемента И 7 больше порогового уровня и импульсы поступают на второй вход дополнительного сумматора 14. Таким образом, «ложная информация, образующаяся в результате действия помехи и сигналов, в формирователь 9 не проходит. Дешифратор 8 применяется с целью уменьшения числа ложных импульсных групп. Под выражением «ложная информация понимается любая комбинация единиц и нулей, образующая на выходе интегратора 3 и произвольно (с учетом интервала дискретизации и интегрирования То) расположенная на оси времени. Такой «ложной информацией могут быть первые четыре импульса (фиг. 2 б) и вообще любые М импульсов, поступающие н.а дешифратор 8 с момента начала его работы. Формула изобретения Устройство для выделения фазоманипулированных сигналов, содержащее два канала обработки сигналов, каждый из которых состоит из последовательно соединенных сумматора, порогового блока и амплитудного детектора, причем к входам сумматора каждого канала обработки сигналов подключен выход регенератора через фазоинвертор и когерентный гетеродин, а выходы амплитудных детекторов обоих каналов обработки сигналов через последовательно соединенные вычитающий блок, интегратор, решающий блок и линию задержки подключены к входам элемента И, а также формирователь выходных сигналов, отличающееся тем, что, с целью повышения достоверности приема информации, введены дешифратор и в каждый канал обработки сигналов последовательно соединенные блок перестройки порога и дополнительный сумматор, при этом дополнительный выход решающего блока подключен к первому входу дещифратора, к второму входу которого и к входам блоков перестройки порога обоих каналов обработки сигналов подключен выход элемента И, а выход дешифратора подключен к входу формирователя-выходного сигнала, причем к другому входу дополнительного сумматора одного из каналов обработки сигналов подключен выход амплитудного детектора другого канала обработки сигналов, а выход дополнительного сумматора подключен к управляющему входу порогового блока соответствующего канала. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 320939, кл. Н 04 В 1/10, 1972 (прототип).

-fj

Ю

NJ

to

ecs