Управляемый элемент сеточной электро-МОдЕли Советский патент 1981 года по МПК G06G7/46 

Изобретение относится к вычислительной технике и может быть использовано в специализированных аналоговых вычислительных машинах, в автоматизированных сеточных электромоделях. Известно устройство для моделирования функционсшьного сопротивления, включающее МОП-транзисторм, резисторы и блоки управления и позволяющее моделировать проводимости lj| . Однако в процессе эксплуатации из-за разогрева кодоуправляемой проводимости величина проводимости изменяется , что значительно снижает точность моделирования. Наиболее близким к изобретению является кодоуправляемый элемент сеточной электромодели, содержавд й бло проводимости, связанный с программным блоком и блоком развязки, соединенным с. блоком слежения, связанным с блоком аналоговой памяти и бло ком управления. Данный элемент позволяе повысить точность моделирования 2Д . Недостатком этого элемента являют ся мгишё пределы компенсации величины проводимости. При выходе из строя любого элемента блока проводимости или при ложном срабатывании разрядного ключа величина проводимости устанавливается с большой погрешностью, что снижает точность моделирования. Кроме того, :нзвестные управляе1 «е элементы не позволяют следить за правильностью включения разрядных резисторов при наборе решающего поля. Цель изобретения - повышение точности моделирования. Поставленная цель достигается тем, что в управляе1«дй элемент сеточной электромодели, содержащий блок проводимости, входы которого соединены с выходом блока управления, вход которого подключен к выходу блока слежения, программный блок, первый выход которого через блок аналоговой памяти соединен с первым блока слежения, второй вход которого подключен к выходу блока развязки, выход блока проводимости соединен с входами блока развязки и програмвлного блока и первым выходом управляемого элемента, введены блок коррекции, регистр и блок дискриминаторов, входы которого соединены с группой выходов блока проводимости, выходы блока дискриминаторов подключены к первой группе входов блока коррекции, вторая группа входов которого соединена с группой входов блока управления и подклюлена к выходам регистра, входы которого соединены соответственно с вторым выходом программного блока и группой выходов блока коррек ции, выход которого является вторым выходом управляемого элемента, блок коррекции содержит элементы И, ИЛИ ИСКЛЮЧМОЩЕЕ ИЛИ, первые входы эле- ментов ИСКЛЮЧМШЩЕ ИЛИ являются перврй группой входов блока коррекции, второй группой входов которого являются вторые входа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элекюнта ИСЮШЧМНЦЕЕ ИЛИ соединен с первыми входами первого элемента ИЛИ и первого и второго элемента И, выходы ко торых подключены к первым входам вто рого и третьего элементов ИЛИ, выход второго элемента ИСК;ВОЧАЮЩЕЕ ИЛИ под ключен к второму входу первого элеме та ИЛИ и к первым входам третьего и четвертого элементов И, выходы которых соединены с вторыми .входами i вто рого и третьего элементов ИЛИ, выходы первого и второго элементов И и второго и третьего элементов ИЛИ являются группой выходов блока коррек ции, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми входаг«1 пер вого и третьего элементов И, вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ свяэаны соответствен но с вторыми входами второго и четве того элементов И, а выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входу первого элемента ИЛИ, выход которого является выходом блок коррекции. На фиг.1 представлена блок-схема управляемого элемента сеточной элект ромодели; на фиг.2 - функциональная схема блоков цифровой коррекции. Упраздняемый элемент сеточной элек ромодели включает блок 1 проводимост входами соединенный с выходами блока 2 управления, связанного входом с вы ходом блока 3 слежения. Программный блок 4 подключен первым выходом чере блок 5 аналоговой памяти с первым входом блока 3 слежения, второй вход которого подключен к выходу блока б развязки, входом соединенного с выходом блока 1 проводимости и входом программного блока 4. Выход бло,ка 1 проводимости является выходом управляемого элемента. Группа выходов блока 1 проводимости подключена к группе входов блока 7 дискриминаторов, выхода которого свяэаны с первой группой входов блока 8 коррекции. Вторая группа входов блока 8 коррекции соединена с группой входов блока 2 управления и с выходами регистра 9. Входы регистра 9 подключены соответственно к второму выходу программного блока 4 и к группе выходов блока 8 коррекции. В блоке 1 проводимости с последовательно включенными разрядными резисторами 10 и разрядными ключами 11 включены последовательно резистивные датчики 12, соединенные с входами соответствующих дискриминаторов ISIS блока 7 дискриминаторов. Выходы дискриминаторов 13-15 связаны с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18. Первые входы элементов ИСКЛЮЧАКНЦЕЕ ИЛИ 16-18 являются первой группойВХОДОВ блока 8 коррекции. Вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18 являются второй группой входов блока 8 коррекции. Выход первого элемента ИСКЛЮЧМОЩЕГО ИЛИ 16 соединен с первыми входами первого элемента ИЛИ 19 и первого и второго элементов И 20 и 21. Выходы первого и второго элементов И 20 и 21 подключены к первым входам второго и третьего элементов ИЛИ 22 и 23. Выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 соединен с вторым входом первого элемента ИЛИ 19 и с первыми входами третьего и четвертого элементов И 24 и 25, выходы которых связаны с вторыми входами второго и третьего элементов ИЛИ 22 и 23. Выходы первого и второго элементов и 20 и 21, подключенные к первому и второму входам триггера 26, а также выходы второго и третьего элементов ИЛИ 22 и 23, подключенные к первому и второму входам триггера 27, являются первой группой выходов блока 8 коррекции. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17 соединены соответственно с вторыми входами первого и третьего, элементов И 20 и 24. Вторые входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и первого элемента И 21 соединены с выходом триггера 28, подключенным к управляющему входу ключа 29 блока 2 управления. Вторые входы второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 и четвертого элемента И 25 связаны с выходом триггера 26, соединенным с управляющим входом ключа 30 блока 2 управления. Выход триггера 27 подключен к управляющему входу ключа 31 блока 2 управления и к второму входу третьего элемента ИСКЛЮЧАКХЦЕЕ ИЛИ 18, вы5йэд которого связан с -третьим входом первого элемента ИЛИ 19. Выход первого элемента ИЛИ 19 является вторым выходом блока 8 коррекции. Программный блок 4 включает генератор 32, соединенный с первым входом счетчика 33, выход которого связан с входом дешифратора 34. Первый второй и третий выходы дешифратора 34 подключены соответственно к первым входам счетчика 35 адресов, запоминакяцего устройства 36 и регистра 37 информации, второй вход-выход которого связан с вторым входом-выходом запоминающего устройства 36. Третий вход регистра 37 информации соединен с входом программного блока 4 и с вторыми входами счетчика 35 адресов и счетчика 33. Выход регистра 37 информации связан с регистром 9 и с цифроангшоговым преобразователем 38, соединенным с первым входом сумматора 39, второй вход которого подключен к первому выходу блока 1 проводимости. Выход сумматора 39 связан с блоком 5 аналоговой памяти. Для упрощения изложения изобретения управляемый элемент показан с тремя резистивно-ключевыми ветвями. В регшьных сеточных электромоделях применяют управляемые элементы с 1015 резистивно-ключевыми ветвями. Устройство работает следующим образом. Управляемый элемент сеточной элек ромодели включают в схему и задают необходимый режим работы. В программный блок 4 записывают программу работы, по этой программе включают сче чик 33, на первый вход которого поступают импульсы с генератора 32. С выхода счетчика импульсы поступают на дешифратор 34 и с его выхода управляющие сигнсшы поступают на первые входы счетчика 35 адресов, запоминающего устройства 36 и регистр 37 информации. По этим сигналам счетчик сщресов 35 выбирает адреса запоминаю щего устройства 36, в которые записы вают исходную информацию из регистра информации 37. По окончании записи информации в запоминающее устройство 36 производят занесение информации в блок 1 проводимости. Код величины проводимости блока 1 проводимости из запоминающего устройства 36 через регистр информации 37 поступает в регистр 9 и на вход цифроаналогового преобразователя 38 Выходное напряжение с выхода цифроаналогового преобразователя 38 поступает через сумматор- 39 в блок 5 аналоговой памяти. С выхода блока 5 ана логовой памяти напряжение поступает через блок 3 слежения на входы ключей 29-31 блока 2 управления. Для включения разрядного ключа 11 записывают в триггер соответствующего разряда регистра 9. С выходов триггеров 26-28, в которые были записаны , управляющее напряжение поступает на управляющие входы ключей 29-31, включая их. Напряжение с выхода блока 3 слежения поступает на разрядные ключи 11 блока 1 про.водимости. Величина установленной проводимости определяется програм. мным блоком 4. Если все необходимые разряды блока 1 проводимости включились правильно, то заданная проводимость автоматически поддерживается в Заданньк пределах с помощью блока 5 аналоговой памяти, блока 3 cjieжения и блока 6 развязки. Если не включился разрядный ключ 11 старшего разряда, а в триггер 28 регистра 9 записан сигнал , то величина падения на резистивном датчике 12 меньше порогового значения дискриминатора 13 и на его выходе появится сигнал О. Этот сигнал поступает на первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и второй вход первого элемента И 20, На второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 поступает сигнал i« с выхода триггера 28 регистра 9, На выходе первого элемента ИСКЛЮЧМНЦЕЕ ИЛИ 16 появляется сигнал ч и поступает на первые входы первого и второго элементов И 20 и 21. На втором входе первого элемента И 20 присутствует сигнал О с выхода дискриминатора 13 и на выходе первого элемента И 20 появляется сигнал , На втором входе второго элемента И 21 присутствует сигнал «I с выхода триггера 28 и на выходе второго эле- мента И 21 появляется сигнал , который устанавливает триггеры 26 и 27 в состояние . Сигналы с выходов триггеров 26 и 27 поступают на управляющие входы ключей 30 и 31 блока 2 управления и включают эти ключи. Напряжение с выхода блока 3 слежения через открытые ключи 30 и 31 поступает на разрядные ключи 11 младших разрядов и включает их, увеличивая общую проводимость блока 1 проводимости . Если включился разрядный ключ 11 старшего разряда, а в триггер 28 записан сигнал О, то величина падения напряжения на резистивном датчике 12 больше пороговой величины дискриминатора 13 и на его выходе появляется сигнал . Этот сигнал поступает на первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и второй вход первого элемента И 20 ,На второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 поступает сигнал О с выхода триггера 28.Иа выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 появляется сигнал , поступающий на первые входы первого и второго элементов И 20 и 21. На втором входе второго элемента И 21 присутствует сигнал О с выхода триггера 28 и на его выходе появляется сигнал , На втором входе первого элемента И 20 присутствует сигнал .с выхода дискриминатора 13. На выходе первого элемента И 20 появляется сигнал 1 , который устанавливает триггеры 26 и 27 в состояние О.Сигнал О с выходов триггера 26 и 27 поступает на управляххцие входы ключей 30 и 31 блока 2 управления и отключает их.Напряжение с выхода блока 3 слежения не поступает на разрядные ключи 11 млгщших разрядов Onojf 1 проводимости и они отключаются, уменьшая общую проводимость блока 1 проводимости. CHPHaJKi с выходов первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16, 17 и 18 поступают на входы первого элемента ИЛИ 19, с выхода ко ,торого сигнал поступает на устройство отображения информации (на чертеже не показано). Описанная схема позволяет скоррек тировать величину проводимости за счет младфшх разрядов блока 1 проводимости при неправильном включении в старших разрядах блока 1 проводимости. Предлагаемый управляемый элемент сеточной электромодели наиболее целе сообразно применять в аналоговсм оеточ :ном процессоре с большим количеством элементов. Использование изобретения в сеточном процессоре повышает точность моделирования решающего .поля сеточной электромодели, а также позволяет осуществить контроль правильности набора параметров сеточной электромодели при решении задач теории поля. Формула изобретения 1. Управляемый элемент сеточной электромодели, содержащий блок проводимости, входы которого соединены с выходом блока управления, вход которого подколочен к выходу блока ележения, программный блок, первый выход которого через блок аналоговой памяти соединен с первым входом блок слежения, второй вход которого подключен к выходу блока развязки, выход блока проводимости соединен с входами блока развязки и прогрг1ммного блока и является первым выходом управляемого элемента, отличающий с я тем, что, с целью повышения точности, в него введены блок коррекции регистр и блок дискриминаторов, входы которого соединены с группой выходов блока проводимости, выходы блока дискриминаторов подключены к первой группе входов блока коррекции, вторая группа входов которого соединена с группой входов блока управления и подключена к выходам регистра, входы которого соединены соответственно с вторым выходом программного блока. и группой выходов блока коррекции, выход которого является вторым выходом управляемого элемента. 2. Элемент поп.1, отличающийся тем, что блок коррекции содержит элементы И, ИЛИ и ИСКШОЧАКХЦЕЕ ИЛИ, первые входы элементов ИСКЛЬЧАЮЩЕЕ ИЛИ являются первой группой входов блока коррекции, второй группой входов которого являются вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами первого элемента ИЛИ и первого и второго элементов И, выходы которых подключена к первым входам второго и третьего элементов ИЛИ, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму входу первого элемента ИЛИ и к первым входам третьего и четвертого элементов И, выходы которых соединены с вторыми входами второго и третьего элементов ИЛИ, выходы первого и второго элементов И и второго и третьего элементов ИЛИ являются группой , выходов блока коррекции, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми входами первого и третьего элементов И, вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ связаны соответственно с вторыми входами второго и четвертого элементов И, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входу первого элемента ИЛИ, выход которого является выходом блока коррекции. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 417803, кл. G Об G 7/46, 1974. 2.Авторское свидетельство СССР 547790, кл. G 06 G 7/46, 1975 (прототип) .