Многозначный универсальный логическийМОдуль Советский патент 1981 года по МПК H03K19/00 

(54) МНОГОЗНАЧНЫ УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ

ек, каждая из которых представляет собой универсальный логический модуль с одним функциональным н /г настроечными входами, каждая ячейка вынолнена в виде последовательного включения чередующихся между собой () двухвходовых элементов сложения, элементов Исключающее ИЛИ нри /г 2 и () двухвходовых элементов умножения (элемеитов И ири fe 2) в конечном ноле GF(). При этом выход иосле,и1его элемента сложения является выходом ячейки, второй вход каждого элемента сложения и первый вход первого элемента умножения являются настроечными входами ячейки, а второй вход каж;::го элемента умножеиия подключен к фуикциональиому входу ячейки.

На фиг. 1 представлен двухзначный универсальный логический модуль, обладаюии1Й одним выходом 1, тремя фуикциональными 2-4 и восемью настроечным : 5-/2 входамл, который состоит из семи однотииных ячеек /5-19. Выход / и функциональный вход 2 модуля являются, соответственно, выходом и функциональным входом ячейки J3, а наетроечные входы иоследией подключены к выходам ячеек 14 и /5, функциональные входы которых подключены к функциональному входу 3 универсального логического модуля. Настроечные входы ячеек 14 и 15 подключены соответетаенно к выходам ячеек 16 и 17, 18 и 19, функииональиые входы которых иодключены к функциональному входу 4 универсального модуля. Настроечные входы 5 к 6, 7 8,.9 и 10, 11 и 12 уииверсального логичеекрго модуля являютея одновременно настроечными входами ячеек 16-19.

На цтг. 2 представлена ячейка двухзначного универсального логического модуля, обладающая одним выходом 20, одним функциональным 21 и двумя настроечными входами 22 и 23, подключенными соответствеино к логнческим элементам Исключающее ИЛР1 (24) и И (25), включенным последовательно и выполняющим логические функции сложения и умножения в конечном поле GF(2).

На фиг. 3 представлен трехзначный универеальиый логический модуль, обладающий одним выходом 26, двумя фуикциональными 27, 28 и девятью иастроечными 29-37 входа.ми, который состоит из четырех однотипных ячеек 38-41. Выход 26 и функциональный вход 27 модуля являются соответетвенно выходом и функциональным входом ячейки 38, а ее настроечные входы иодключены к выходам ячеек 39, 40, 41. Функциональные входы последних подключены к функциональному входу 28 уииверсальиого логического модуля, а настроечные входы являются одновременно настроечными входаМи 28-37 модуля.

На фиг. 4 представлена структурная ехема ячейки тоехзначиого унивепся.яьногп

логического модуля, обладающей одним выходом 42, одним функциональным 43 и тремя настроечными 44-46 входами и еостоящ,ей из последовательно включенных чередующихся между собой элементов сложения н элемеитов умножения 47-50, выиолияющих логические функции сложения и умножения в коиечиом поле GF(3).

Функциональный вход 43 подключен к одному из двух входов элементов умножеиия 48 и 50, наетроечные входы 44 и 45 - к одиому из двух входов элемеитов сло 1сения 47 и 49, настроечный вход 49 иодключен ко второ.му Входу элемеита 50.

5 Двухзначный уииверсальный логичест

кий модуль работает следующим образо.;.

С помощью еигиалов, иостуиающих иа

настроечные входы 5-12, осуществляется

настройка мод.уля на реализацию любой из

двухзначных функций от трех неремслных. В зависимости от значений, иодаваемых иа настроечные входы 5 н 6, 7 и 8, 9 н 10, 11 VI 12 и функциональный вход 4 уииверсальиого модзля, на выходах ячеек 16-19 ио5 являются величины, однозначно определяемые логикой функционирования последовательно включенных элементов умножеиия и сложения и поступающие на настроечные входы ячеек 14 и 15. Значения иа входах иоследиих зависят также от снгиала, ирисутствуюи1,его иа фуикциоиальиом входе 3, и поступают на иасгроечные входы ячейки 13, которая вырабатывает выходной еигиал уииверсальиого логичеекого модуля в зави5 си мости от зиачеиня на функциоиальиом входе 2.

Функциоиирование трехзиачного универсального логического модуля аналогично работе двухзначного модуля.

Для выявления как одиночных, так н кратных константных неиснравиостей на гходах и выходах логических элемеитов известных миогозиачиых универсальных ло1ичееких модулей с п функциональным и

5 /г наетроечнымя входамн необходимо iA теетов, которые для двухзначного (ft 2) универсального логического модуля с /г 3 функциональными и 2 8 настроечными входами, выбранного в качестве прототипа,

нриведены в таблице 1, где норядковый номер каждого етолбца соответствует номеру входа модуля на фиг. 1.

Если значность k предлагаемого универсал1зного логического модуля равна двум, то для обнаружения одиночных контактных иеиеправностей иа входах и выходах логических элементов И и Исключаю1цее ИЛИ требуется (2л-fl) тестов, а для выявления кратных констаитиых неисиравиостей - теетов. Эти тестовые множества для случая л 3 приведены в таблицах 2 и 3 соответствеино, где порядковый номер каждого етолбца совпадает с

Tlf lUnnf A RVnTTQ л гот гттст тго гКттт 1

Таблица 2

Если значность больше двух (), то для обнаружения кратных константных неисправностей на входах и выходах элементов сложния и умножения в конечном поле GF(p) предлагаемого многозначного универсального логического модуля требуется + 2()/(k-1)-Ы тестовых наборов, которые для k 3 и п 2 приведены в таблице 4, где номер каждого соответствует номеру входа логичекого модуля на фиг. 3.

Таблица 3

Из сравнения числа необходимых тестов для предлагаемого и известного модулей следует, что для первого процедура тестового контроля в общем случае почти в два раза проще: с увеличением k отношение велпчнне 1/2. /e + 2(.)/(/г--1)+ 1/(2/е) стремится к

Вместе с тем структура предлагаемого многозначного универсального логического модуля значительно более регулярна, что

гпосоиствует повышению TexHOvionmnocTH н снижению стоимости производства в интегральном исиолиении.

Форм у л а изобретения

Многозначный универсальный логический модуль с п функциональными и /г настроечными входами, обладающий древовидной структурой и состоящий из однотипных ячеек, каждая из которых иредставляет собой универсальный логический модуль с одним функциональным и /г настроечными входами, отличающийся тем, что. с целью уирощения процедуры тестового контроля правильности функциогпфованпя, а также иовышеиия технологич7ГОСТИ и снижения стоимости производства Б интегралы.юм исполнении вследствие улучшения регулярности структуры для значностей, являющихся степенью т иростого р, каждая ячейка выполнена

8

Таблица 4

3 виде иоследовательного включения чередующихся между собой () двухвходовых элементов сложения (элементов Исключающее ИЛИ лри k 2) и (р™-1) двухвходовых элементов умножения (элементов И ири /г 2) в конечном поле GF(), при этом выход последнего элемента сложения является выходом ячейки, второй вход. каждого элемента сложення и первый вход

первого элемента умножения являются настроечными входами ячейки, а второй вход ;;аждоге) элемента умножения подключен к функциональному входу ячейки.

Источники информации, принятые во

внимание при экспертизе:

многозначные анализаторы, Киев, «Иаукова

,умка, 1977, с. 18-22. 2. Til Le Van and Noel Van Hautte

-.A general modified universal logic module,

Procudings of the IEEE, 1974, Ns 5,

p. G4G--648 (ирототии).

-I

/7 (-I

об66

789 10

Фиг. I

Т т

2223

Фиг. 2

И J2

РигЛ