Запоминающее устройство Советский патент 1981 года по МПК G11C11/52 

Описание патента на изобретение SU830576A1

1

Изобретение относится к автоматике и телемеханике и может быть использовано в различных системах и приборах автоматического управления и контроля.

Иэвес±ен матричный коммутатор/ . выполненный на двухобгюточных бистабйльних реле, одни обмотки реле параллельно соединены друг с другом и подключены к источнику напряжения, первые выводы-вторых обмоток реле подсоединены к горизонтальным шинам управления, а вторые выводы вторых обмоток реле через диоды подсоединены к ве45тикальным шинам управления l .

Недостатком данного матричного коммутатора, который можно использовать в качестве запоминающего устройства, является необходимость второго источника постоянного напряжения для приведения ячеек кoм 4yтaтoра в исходное состояние.

HaибOJ5ee близким по технической сущности к предлагаемому является запоминающее устройство, содержащее в качестве запоминающих элементов поляризованные реле с двумя последовательно включенными обмотками, к точке их соединения подключена

строчная шина, подключенная через приданный ей ключ к заземленному nojuDcy источника питания, фугой конец первой обмотки каждого реле через развязывающий диод подключен к столбцовой шине, которая через приданный ей ключ подключена к другому полюсу источника питания.. Другой конец второй обмотки каждого реле через общий добавочный регистр подключен к одноименному полюсу также заземленного второго источника питания. При такой схеме соединений в результате одновременного замыканил обоих ключей реле вводится в свое первое устойчивое состояние. При срабатывании только одного к.тэча, приданного строчной шине, реле вводится во второе устойчивое состояние. При этом срабатывание ;только одного ключа, приданного столбцовой шине, не изменяет состояние реле 2.

5 Недостатком данного запоминающего устройства является необходимость двух источников постоянного тока, что снижает экономичность объекта и затрудняет импульсное управление запо0 минашаей матрицей.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что в запоминающее устройство, содержащее матричный накопитель, выполненны11 на двухобмоточных поляризованных реле, первые концы обмоток казодого из которых соединены с горизонтальной шиной и через первый ключ с шиной нулевого потенциала, второй конец первой обмотки каждого реле подключен через.соответствующий первый развязывающий диод к первой вертикальной шине, источник питания и вторые ветикальные шины, введены вторые развязывающие диоды и вторые ключи, вход каждого и.з которых подсоединен к источнику питания а выходы - квертикальным шинам, второй конец второй обмотки каждого реле соединен через соответствующий .второй развязывающий диод со второй вертикальной щиной.

На чертеже представлена электрическая схема предлагаемого устройства.

Хстройство содержит двухобмоточные поляризованные реле 1.1-l.k, где Ki-sn X п, IT - число столбцов, а п число строк в матричном накопителе, обмотки 2.1-2.k и 3.1-3.k реле 1.1 -1.k развязывающие диоды 4.1-4,k и 5.1 -5.k, первые ключи 6.1-б.п, вторые ключи 7.1-7.т, источник 8 питания, шина 9 нулевого потенциала, горизонтальные шины 10.1-10.И, вертикальные шины 11.1-11.m и 12.1-12.т. При этом в .сачестве вторых ключей 7.1-7.т могут быть применены установочные реле.

Используя 2т вертикальных и п горизонтальных шин (соответственно m вторых ключей и m х п реле памяти) , получаем запоминающее устройство на m л п бит. Подключив строчные шины через распределитель на п выходов к импульсному входу, а объединенные переключающие контакты установочных реле к общей шине, получаем запоминаюьдее устройство, работающее от шшульсов управления, с емкостью Памяти m X п бит.

Ячейка памяти (например, первая) входящая в состав запоминающего устройства, изображенного на чертеже, работает следующим образом.

Если реле 1 выключено, оно находится в первом устойчивом состоянии. При одновременном срабатывании ключа 7.1 и замыкании ключа 6.1 реле 1 включается посредством обмотки 2 по цепи минус источника 8 питания - сработанный нормально разомкнутый контакт ключа 7.1 - первая вертикальная шина 11.1 - раз- вязывающий диод 4.1 - обмотка 2.1 реле 1.1 - горизонтальная шина 10.1 Зс1мкнутьгй КЛЮЧ6.1 - плюс источника 8 питания. Реле 1.1. переходит во второе устойчивое состояние. При заг-икании только ключа 6.1 реле 1 выключается посредством обмотки 3.1 по цепи минус источника питания нормально замкнутый контакт ключа 7.1 - вторая вертикальная шина 12.1 развязыва1садий диод 5.1 - обмотка 3.1 реле 1 - горизонтальная шина 10.1 замкнутый ключ в.1 - плюс источника 8 питания. Реле 1.1 переходит в первое устойчивое состояние.

Работа остальных ячеек памяти ана|логична.

Запоминающее устройство работает следующим образом.

При замыкании только ключа 6.1 ячейки памяти столбцов 1 - m становятся в первое устойчивое состояние: ячейка пагдяти первого столбца - через нормально замкнутый контакт ключа 7.1 и вторую вертикальную шину 12.1; ячейка памяти второго столбца - через нормально замкнутый контакт ключа 7.2 и вторую вертикалную шину 12.2, ячейка памяти столбца m - через нормально замкнутый контакт ключа 7. т.

При одновременном замыкании ключа 6.1 и срабатывании контактов ключей 7.1-7.т ячейки памяти столбцов 1 m становятся во второе устойчивое состояние: ячейка памяти первого столбца - через сработанный нормально разомкнутый контакт ключа 7.1 и первуювертикальную шину 11.1/ ячейка памяти второго столбца - через сработанный нормально разомкнутый контакт ключа 7.2 и первую вертикальную шину 11.2; ячейка памяти столбца m - через сработанный нормално разомкнутый контакт ключа 7,т и первую вертиксшьную шину 11.т. Таким образом, при замыкании ключа 6.1 ячейки памяти столбцов 1 m первой строки становятся в первое или второе устойчивое состояние в зависи- . мости от состояния контактов ключей 7.1-7.т.

Работа ячеек памяти остальных строк.аналогична работе ячеек памяти первой строки, причем ячейки памяти второй строки становятся в первое или второе устойчивое состояние при замыкании ключа 6.2, а ячейка памяти строки п - при за1уыкании ключа 6 .п.

Введение в схему предлагаемого запоминающего устройства развязывающих диодов, через которые вторые концы вторых обмоток кгикдого реле подключены ко вторым вертикальным шинам. Изменение способа подключения вертикальных шин к другому полюсу источника питан-ия позволяет исключить второй источник постоянного тока и создать экономичное запоминающее устройство с долговременной памятью, работакхцее только от одного ксточника постоянного тока той же мощности или от импульсов управления.

Формула изобретения

Запоминающее устройство, содержащее матричный накопитель, выполненный на двухобмоточных поляризованных реле, первые концы обмоток казхдого из которых соединены с горизонтальной шиной и через первйй ключ с шиной нулевого потенциала, второй конец первой обмотки каждого реле подключен через соответствующий первый развязывающий диод к первой вертикальной шине, источник питания и вторые вертикальные шины, отличающееся тем, что, с целью упрощения устройства, в него введены вторые развязывающие диоды и вторые ключи, вход каждого из которых подсоединен к источнику питания, а выхос ды - к вертиксшьным шинам, второй конец обмотки кшадого реле соединен через соответствующий второй развязывающий диод со второй вертикальной шиной.

Источники информации,

0 принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 429478, кл. Н 03 К 17/00, 1974.

2.Патент ФРГ 1277926,

кл. 21а 1-37/60, опублик. 1968 5 (прототип).

7/77 /

1

Похожие патенты SU830576A1

название год авторы номер документа
Матричный коммутатор 1987
  • Поляков Вадим Борисович
  • Бибикман Валерий Кельманович
SU1497650A1
Матричный коммутатор 1978
  • Дубицкий Михаил Викторович
  • Зыков Леонид Васильевич
SU788382A1
Устройство сигнализации 1983
  • Ивенский Юзеф Наумович
  • Поплавский Владимир Станиславович
  • Шацман Илья Захарович
SU1173433A1
Матричный коммутатор 1985
  • Бибикман Валерий Кельманович
SU1325596A1
ФОРМИРОВАТЕЛЬ МАТРИЧНЫХ КОМАНД 2013
  • Гришеленок Дмитрий Анатольевич
  • Капустин Александр Николаевич
RU2540780C2
Матричный коммутатор 1980
  • Ушаков Анатолий Александрович
  • Крестьянинов Евгений Васильевич
SU938405A1
Матричный коммутатор 1982
  • Ушаков Анатолий Александрович
  • Крестьянинов Евгений Васильевич
SU1045297A1
ЦЕНТРАЛИЗОВАННАЯ ДИСПЕТЧЕРСКАЯ СИСТЕМА С РАСПРЕДЕЛЕННЫМИ КОНТРОЛИРУЕМЫМИ ПУНКТАМИ 2003
  • Долгий И.Д.
  • Кузнецов Л.П.
  • Кулькин А.Г.
  • Пономарев Ю.Э.
RU2240245C1
Матричный коммутатор 1985
  • Бибикман Валерий Кельманович
SU1403144A1
Матричный коммутатор 1980
  • Дубицкий Михаил Викторович
SU917353A1

Иллюстрации к изобретению SU 830 576 A1

Реферат патента 1981 года Запоминающее устройство

Формула изобретения SU 830 576 A1

иг, I-

-гА

т

Г

--1-т

SU 830 576 A1

Авторы

Лопашов Виктор Федорович

Мясников Сергей Александрович

Вовк Николай Николаевич

Даты

1981-05-15Публикация

1979-07-09Подача