Итерационный преобразовательчАСТОТА-КОд Советский патент 1981 года по МПК G01R23/10 H03K13/20 

Изобретение относится к э.гектро ным схемам o6i:iero назначения и пре назначено для исгюль зойа:-:ия в иксровых системах автоматичсског--о vnравле.чия .

Известен р е о б Р а з о в а т с л j та-код (ПЧК), состоящий из пульсного генератора, схемы ления, счетчика, регистра и ляемого делите/ш частоты. Преобразование частоть; в код прОИзвояится при помощи подсчета импульсов импуного генератора за промежуток времни между двумя импульсами преобразуемой частоть: l.

Недостатком известного устройст является то, что расширение диапазона преобразуемой частоты приводит к уменьшению быстродействия и повышению сложности устройства.

Цель изобретения - расширение диапазона преобразуемых частот н повь леь:ие быстродействия.

Поставленная цель достигается, тем, что в преобразователь частота-код, содержащий реверсивный счетчик, первый управляЮЩИй выход которого соединен с первым входом блока управления, генератор импульсов , выход которого подключен к

управляюшог-, входу лт:ра.Б:1яемого делителя частот:-;, BHXOZ; которого подключен ко втором/ входу блока чпраЕлекия , введен:: последователь-:-:а соеди:-;ен ные умно:-китель , селектор кгздор и нака::ливаюций сумматор, пркчем в:-1;ходь: реверсивного счетчика подкл;очень: к ::epso; группе входов уг.;ь:о:«ителя,- вторая группа Bxojiiog к о 7 о р о г о с о е д и ь- с н а ;;:-:ваю:;;его ляемого .целителя : г:а входов селскто.;. с :;:иной константы йсртый входы блока управления подк :.юче:-:ы ко вторОМу управ-пяющему выходу реверсивного счетчика и БЬТходу :-:акапливаю дего cyNMaTopa соответственно, первы: , втОроЯ и третий

0 ЕЬходы бдОка управления :7одкл:0чень соо тветствекно к вычитающему, сумм:;;ру:ющему и R-:вxoдaм реверсивного счетчикг, вь ;итаюциП и су.м крующ {й лходк :--:акапливак:1:;его сул матора сое5ди:-:е: Ь: с четвертым и пяткм вьлходалгл блОКа у:1равления, шестой выход которого coeдинe: с прав:;яющим входом селектора кодов.

Блок управле -:ия содержит три

0 RS Триггера,, три элеье:-;та г и злеKeiiT за,ч RS-тригг с выходо

)ЗЫМ BXOj.i

гретьу.1 iiepBhii. }. явпя:о1; элемент;; тый :). ci с прямзл-i

Р& :ПССН

и и h) И. Hijxou

управле и ра и -хг

13Ы и ЕХО, S-EXO,,0:s ныР; :-::.г.-а нхо,;.ом ) 73XOJ; ко входа:.п управле. КЛК1ЧО:: I

Л -1 т й И

лени;: ят элеМчМт; т от: я ;-ot

RG-TUHi-: l.: -I14i ,

нении coo: c

Так и;-- ;.)( . . . ч,:::.- - . . яо paci.tJHpKi/1 .П-аапапон i.ivii.;,: iiiii

при котором СОХрагПГГСЯ V l-TI-i

зкcимaлы- aи скорость с.,,.; ji,:-:-ij;j-.: итераи-ок: огС) iipoue jcci Jl н.:;.; - «-,- -,..&. -. ,-.-,..,...,,

сюооразно ко-зффпгиент ; г ропор11конад:ьно - или

раВКОК ЕЕЛИЧИ---С i. . -ХПО

осуществляемся

) -1

f- I

т, г чина i , являклцаяся стегтенью числа 1/2, причем ;:,ля всех f , входящи в ценный отрезок, выполняется усло вие устойчивости. Таким образом, выходной код умножителя 3 равен м , Этот код через селектор 4 поступает на накапливающий cy.lмaтop 5 1де в конце цикла складывается с кодом предыдущего результата F В результате в конце измерительног цикла на выход управляемого делите ля поступает код, ранный Р.-ЗЧ (M-foF,,r, М) С приходом следующего импульса цикл повторяется. Если ГО счетчик 2 сосчитает N I импульсов раньше, чем закончится измерительный интервал При поступлении п+1 импульса на в ходе 0 появится сигнал, который взведет трипер 8, в результате че элемент 3 закроется и импульсы дел теля б станут поступать через элемент И 12 на суммирующий вход счет чика 2, Таким образом, в этом режи содержимое счетчика 2 в конце изме рительного :;икла равно f f М - N Лoги Iecкaи единица с выхода три гера поступает на вход накапливающего су.дматора , в результате чег в накапливающем сумматоре производится вычитание от Р кода в соответствии с формулой 11 , При болыгом скачкообразном уменыиении f, число импульсов V может превысит) значение 2N, т.е. число импульсов, поступающих на счетчик 2, после срабатывания три гера 8 может превысить N. При этом счетчик может перейти нулевое состояние и его показания не будут соответствовать величине рассогласования. Для предотвращения этого выход переполнения счетчика соедин с выходом элемента И 12, в результ те чего последний закрывается и счет импульсов прекращается. Сумма тор 5 непрерывно вырабатывает сигнал разности между F и кодом В на выходе селектора 4 . Если разност отрицательна, на выходе Р переноса сумматора 5 появляется логическая е |ница. Если Fj F (триггер 8 взведе и в некоторый момент времени раэность F 1 - В становится отрицатель ной, триггер 10 через элемент И 1 взводится и на выходе селектора 4 . N , который появляется код числа 3, выбирается таким, чтобы код разност не мог стать отрицательным, при это вычитается из F, Формула изобретения 1.Итерационный преобразователь частота-код, содержащий реверсивный счетчик, первый управляющий выход которого соединен с первым входом блока управления, генератор импульсов, выход которого подключен к управляющему входу управляемого делителя частоты, выход которого подключен ко второму входу блока управ/;ения, отличающийся тем, что, с целью расгиирения диапазона преобразуе.гых частот и повышения быстродействия, в него введе1 Ы последовательно соединенные умножитель, селектор кодов и накапливающий с мматор, причем выходы реверсивного счетчика подключены : первой группе входов ум.-южителя , вторая группа входов которого соединена с вьходами накапливающего сумматора и входами упрарляемого делителя частоты, одна группа входов селектора кодов соединена с ;ииной ко:-:станть: , третий и четвертый входы блока упраЕ.:сния подключены ко второму упоавляющему выходу реверсивного счетчика и выходу накапливающего с;.-мматора соответстве:-:но, первый, второй я треу п р а я л е н и я п о д ; л юч е к Бкчитаюгдему, cyN i:n-n-;c:.y н -р;-:о;;а- певерсивного счетчика, ; ьг;;:та:-п:аий и суммиматора coe.;;-:i t.iib с четвертым и пятым яь:хс;:.;м;; блогса управлен;;Я, ;;;естой выход которого соеди2. Прооб зазовагель по п.1, о Т л и -; а ю щ и и с я тем, что уг;раз;;е; ;ия со;;е;у-:.:ит три RSтриггера, тр; з. И и э.чемент за,, , пр1;чем К-вхсдь; всех RS-тр} ггероп объединены и соединены с зыходом 1лемеь та задержки, первь., вход;ом первого элемента И li туеть;:м ; выхо.г,ом блока управления, Г1ервым и вторым з::.охг-;1ами которого являются выхОД;- ВТОРОГО И трвтьего элементов И соответственно, четвертый выход блока :/:-гЛвления соединен с прямым выходом гсрвого RS-триггера , первым входом / торого элемента И и вторым входом первого элемента И, выход которого подкл ;чен к S-входу второго RS-тригг-ера , выход которого является щестым выходом блока управления, пятый выход которого соединен с выходом первого RS-триггера и входом элемента задержки, первый вход, блока управления соединен с S-входом третьего RS-триггера, инверсный выход ксторого соединен с первым входом третьего элемента И, второй вход которого соеддинен со вторыми входами второго элемента И и блока управления, третий вход которого подключен к третьему входу третьего элемента К , - етвертым вхо