Устройство задержки импульсов Советский патент 1981 года по МПК H03K17/28 

(54) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ

I

Изобретение относится к автоматике и импульсной технике и может быть использовано в аппаратуре различного наз- качения.

Известны устройства задержки высокой точности, у которых основным времязадакпцим устройством 5юляется последовательно включенные высокостабильный генератор импульсов и счетчик .

Однако такие устройства отличаются повышенной сложностью и требуют для реализации большого числа различного оборудования.

Известно также устройство выдержки времени, содержащее входной ключевой каскад, выполненный по схеме состав ного эмиттерного повторителя на двух р-п-р- транзжторах, коллекторы кото{нлх через резисторы подсоединены к отрицательному полюсу источника питания, выходной пороговый каскад на р-п-р -транзисторе, включенном по схеме с общим эмиттером, к базе которого подсоединена RC-цепь, общая точка соединения

резистора и конденсатора которой подсоединена через полупроводниковый диод, включенный в прямой полярности для тока зфяда времязадающего конденсатора, к коллектору выходного транзистора эми1 терного повторителя, между коллектором и эмиттером входного транзистора которого подключен конденсаторГ22.

Однако стабильность времени задержки такого устройства очень н елика,

19 так времена задержки на включение и выключение определяются различными Я.С-иепямя в порогами срабатывания транзисторов. Кроме того, в таком уст вршлена задержки сильно завиtlсят от колебаний напряжения источников питания устройства и от других дест илизирующих факторов.

Зачастую возникает необходимость в устройстве средней точности, которое отличалось бы достаточной простотой конструкции и повышенной стабильностью временных параметров, высоким 0ыстродействиа и малой зависимостью оснсжыых характеристик от . алияния различных дестабилиз11руюших факторов.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство, содержащее триггер, установленный вход которого подключен к источнику запускающих импульсов, резистор и конденсатор времязадающей иепи, соединенные последовательно; к точке соединения которых подключен одним входом компаратор, второй вход которого подключав к источнику порогового напряжения, при этом выход компаратора соединен со входом сброса триггера, инверсный выход которого через резистор подключен к базе разрядного трансистора, коплекторно-эмиттерный переход которого включен параллельно конденсатору времязадающей цепи, орш-гем резистор времязадающе цепи подключен к прямому выходу триггера Гз}.

Однако Такое устройство может задерживать только узкие входные импупьсы и приняипиально не может осуществлять задержку входных импульсов большой длительности.

Цель изобретения - расш1фение функциональных возможностей устройства.

Поставленная цель .достигается тем что в устройстве задержки, содержащем последовательно соединенные источник сигнала, времязадающую RС-цепь, параллельно времязгадающему конденсатору которой подключен разрядный ключ, и компаратор, другим входом подсоединенный к резистивному делителю напряжения, источник питания, введены второй резис - тивный делитель напряжения источника питания, ключевое устройство, элемен И, формирователь импульса и одновибратор, при этом выход устройства подключен через последовательно соединенные формирователь короткого импульса и од- новибратор подключен к входу разрядного ключа и одновременно - - к одному из входов элемента И, другим входом подсоединенного к входу устройства, выход которого подключен к управляющему входу ключевого устройства, одним полюсом подсоединенного к выходу времязадающей С-це-пи, а другик - через второй резистивный делитель напряжентш к источнику питания, к которому подключен источник сигнала.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 эпюры напряжений, поясняющие примиип работы устройства.

Устройство задержки jTNfпульсов содержит источник 1 задерживаемь к импульсов, времязадаюигую RС-цепь 2, выкод которой подключен, например, к неинвертшующему входу компаратора 3, инверт1фую1яим входом подсоединен 1ый к резистивному делителю 4 напряжения.

Выход 5 компаратора 3, являющийся одновременно выходом устройства, и вход устройства подсоединены к входам элемента И б, выход которого через последовательно соединенные формирователь

5 короткого кч ульса и одновибратор 8 подключен к входу разрядного ключа 9, подключенного) параллельно времязадающе-му конденсатору RC-цепи 2, и одновременно - к входу управления ключе Q вого устройства 10, один полюс которого соединен с выходом ;ремязадающей R С-цспи 2, а другой - через резистивjibifi делитель 11 на; ряженкя к полояси™ тельной шине источника (штания устройства + Ер|, паралле71ьно которому включены резиспэные делители 4 и 11 напряжения, а также и источник задерживаемых импульсов.

Устройство задержки импульсов работает следуюшик образом.

При подэче на устройство напряжений питания на входе устройства и выходе 5 компаратора 3 устанавливаются нулевые уровни напряжения. При этом под воздействием низкзгх уровней напряженки на выходах элемента И б к компаратора ключевое устройство 1О и разрядный ключ 9 ра.зомкнуты и на работу устройства никакого влияния не оказывают. Пол воздействием положитепьного

входного ШчТпульса амплитудой (фиг.2а)р подлежащего задержке, времязадающий конденсатор- R С-цепи 2 начинает заряжаться по экспоненте, стремясь к уровню и Y (фиг. 26}. В дальнейшем, KOI

5 да пйпряжение на времязадающем конден. саторе достигает порогового уровня ПОР W/2 (. 2б), установленного с помощью резистивного делителя 4, логический нуль, действующий на выходе

50 5 компаратора 3, скачкообразно сменяется логической единицей (фиг. 2 в ). Момент появления логической единицы на выходе 5 устройства шляется моментом образования переднего фронта выходного импульса, задержанного относительно переднего фронта входного импульса на заданный временной интервал :

в этот же момент времени происхо дит смена низкого уровня напряжения на выходе элемента И 6 (фиг. 2 г) на высокий, который в дальнейшем поддер - живается в течение времени действия входного импульса. Под действием высокого уровня напряжения на выходе эле мента И 6 замыкается ключевое устрой ство 10, создавая условия для быстрого дозаряда времязадающего конденсатора R С-цапи 2 до уровня, задаваемого с по мощью резистивного депителя 11 напряжения, и равного амплитуде И входного импупьса. В дальнейшем конденсатор R С-цепи 2 остается подсоединенным к источнику питания +Е вплоть до мо-мента пропадания входного импульса, пос ле чего ключевое устройство размыкаетс а времязадающий конденсатор, дозаряжен ный до уровня UVTI , начинает разряжаться по экспоненте со скоростью, определя емой постоянной времени времязадающей КС-цепи 2. Через время tijg, ЯСбпг напряжения на обоих входах компаратора 3 сравниваются и последний возвращает ся в исходное состояние, характеризуемое низким уровнем напряжения на его выходе 5. Под воздействием отрицательного перапада напряжения на выходе 5 устройства формирователь 7 короткого импупьса вырабатьшает нмпульс запуска одновибратора 8, который, в свою очередь, формирует положительный импульс, под воздействием которого замыкается разрядный ключ 9, включенный параллельно времязадающему конденсатору. После разряда времязадающего конденсатора через время -fc раз, цикл работы устройства заканчивается. Максимальное время задержки, обеспечиваемое таким устройством, равно длительности входного импульса. Поскольку источник сигнала и оба резистивные делителя 4 и 11 напряжения запитаны от одного и того же источника + ЕП, то временная задержка в таком устройстве мало зависит от колебаний напряжения питания, так как при колебаниях напряжения источника питания практически в тех же пределах колеблются ак плитуда входного импульса и уровня напряжения, задаваемые упомя006нутыми резист1шными делителя и 4 и 11 напряжения. Данное устройство отличается также малым временем восстановления, так как период следования входных импульсов определяется как tn+tgoA-tpae гдс-Ьра, и4ЧзаА. В предлагаемом устройстве время задержки фронтов входного импупьса можно регулировать, мен$ш коэффициенты передачи резистквных делителей 4 и 11, что расширяет его функциональные возможности. Формула изобретения Устройство задержки иктпульсов, содержащее соединенные последовательно источник сигнала, времязадающую RCцепЬ; параллельно конденсатору которой подключен разрядный ключ, и компаро тор, Apynnvr входом подсоединен ш1й к разист15вному делителю напряжения источника питания , отличающееся тем, что, с целью расширения функциональных возможностей, в него введены второй рез1 ст1тный делитель напряжения источника питания, ключевое устройство, элемент И, формирователь короткого т.- пульса и одновибратор, при этом выход компаратора через соединенные последовательно формирователь ксроткого илг пульса и одновибратор подключен к входу разрядного ключа и к одному из входов элемента И, другим входом подсоединенного к входу устройства, выход которого соединен с BKOAON-T управления ключевого ycTpoii TBQ, однпм полюсом соединенного с выходом времязадающей RC-депи, а друп м - со средней точкой второго резпс- Т5ЮНОГО делителя питающего напряжещга источника питания, к которому подключен источник сигнала. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 535727, кл. Н 03 К 5/13, ЗО.О7.74. 2.Авторское свидетельство СССР № 392562, кл. НО1 Н 47/18, 24.О2.71, 3.Авторское свидетельство СССР № 632059, кл. Н 03 К 3/284, 11.О5.77 (прототип).