Селектор импульсов по длительности Советский патент 1981 года по МПК H03K5/15 

(54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ,

Изобретение относится к цифровой вычислительной технике и автоматике. Известен селектор импульсов по .дл тельности, содержащий элемент задерж ки, элемент И, элемент И-НЕ и статический триггер, входы которого непосредственно соединены с соответствукнщ ш входами элемента И, а через элемент задержки и элемент И-НЕ с входной шиной 1 J. Недостатком данного селектора импульсов по длительности является невысокая помехоустойчивость, так как при некоторых характеристиках входных импульсов характерно наличие импульсов помех на первом выходе уст ройства, что обуславливается совпадением действий во времени импульсов помех, пришедших со входа и импульсо пришедших с элемента задержки на элементИ-НЕ. Известен также селектор импульсов по длительности содержащий элемент задержки, элементы И, элемент ИЛИ, элементы НЕ, триггер и соответствующие связи 2j. Однако это устройство характеризуется недостаточной помехоустойчивостью. Наиболее близким к предлагаемому по технической сущности является устройство, содержащее первый элемент И, входы которого прямо и через элемент задержки и инвертор соединены с входной шиной, а выход через второй, третий и четвертый элементы И с входа1 ш триггеров, вы ходы котоуллх. через пятый и шестой элементы И подключены к выходным шинам Однако данное устройство не обеспечивает селекции импульсов по длительности. Цель изобретения - расширение функциональных возможностей. Поставленная цель достигается тем, что в устройство, содержащее первый элемент И, выход которого соединен с первым входом первого триггера, выход которого подключен к первому входу элемента И-НЕ, второй элемент И, первый вход которого подключен к входу первого элемента задержки, второй триггер, выход которого соединен с первым входом третьего элемента И, а первый вход - с вторым входом первого триггера и с выходом четвертого элемента И,первый вход которого подключен к выходу инверто введен второй элемент задержки, вход которого соединен с входом первого элемента задержки и первым выходом элемента И-НЕ, второй выход которог подключен к первому входу первого элемента И и второму входу третьег элемента И, выход соединен с третьи входом третьего элемента И, входом инвертора и вторым входом второго элемента И, выход которого подключен к второму входу второго триггер а отвод соединен с вторым входом че вертого элемента И, при этом выход первого элемента задержки подключен к второму входу первого элемента И. На чертеже представлена структур ная электрическая схема устройства. Селектор импульсов по длительнос ти содержит пгану 1 элемент И-НЕ 2, элемент 3 задержки, первый элемент И 4, первь й триггер 5, второй элемент И 6, второй т)иггер 7,, второй элемент 8 задержки (с отводом), тре тий и четвертый элементы И 9 и 10, и инвертор 11. Первый вход элемента И-НЕ 2 соединен с выходом триггера 5, второй вход - с шиной 1, первый выход - через элемент 3 задержки с первым входом элемента И 4 и непосредственно с первым входом элемента И 6 и входом элемента 8 задержки, а второй выход - с вторым входом элемента И 4 и первым входом элемента И 9, второй вход которого подключен к первому выходу триггера 7, второй выход которого соединён с первой выходной шиной 12, первый вход - с первым входом триггера 5 и -выходом элемента И 10, а второй вход - с выходом элемента И 6, второй вход которого подключен к перво му выходу (отводу) элемента 8 задержки и третьему входу элемента И 9 непосредственно, а через инвертор 1 - jt первому входу элемента И 10, второй вход которого соединен с вторым выходом элемента 8 задержк причем выход элемента И 9 подключен 4 к второй выходной шине устройства 13, а выход элемента И 4 подключен ко второму входу триггера 5. Селектор импульсов по длительности работает следующим образом. В исходном состоянии триггеры 5 и 7 находятся в нулевом состоянии,, характеризующемся наличием высокого уровня напряжения на их инверсных выхода, поэтому высокие уровни напряения устанавливаются на инверсном выходе элемента И-НЕ 2 и выходе инвертора 11. На выходах элементов 3 и 8 задержки устанавливаются низкие уровни напряжения. На шинах I2 и 13 так же устанавливаются низкие уровни напряжения. Все сигналы, поступающие на шину 1, анализируются на соответствие их длительности порогу селекции (tg,). Если длительность импульса, поступившего на шину 1, больше t, то он проходит на шину 12 без искажения его длительности. Если длительность импульса, поступившего в селектор, меньше t , то он проходит на шину 13 без искажения его длительности. На элементе 3 задержки установлено время задержки t выбранное из условия надежного срабатывания триггера 5 по цепи установки его в единичное состояние. Время это достаточно малое (около 100 не). На выходе элемента 8 задержки установлено время чтобы разтаким. задержки ность t« V достаточной для надежного срабатьгоания триггеров 5 и 7 по цепи установки их в нулевое состояние. Время это так же достаточно малое и примерно равно При поступлении на шину i импульса, больше порога селекции (ta/j), он проходит на прямой выход элемента И-НЕ 2 и поступает на первый вход элемента И 6, вход элемента 3 задержки и вход элемента 8 задержки. По заднему фронту входного импульса на выходе элемента И 4 формируется импульс длительностью Wj который лроизводит установку в единичное состояние триггера 5, который низним уровнем на инверсном выходе блокирует вход, устройства по второму входу элемента И-НЕ 2. Через время , установленное на отводе элемента 8 задержки, появляется передний фронт входного импульса, который формирует на выходе элемента И 6 импульс, дли тельностью t4 (где дпитель ность входного импульса). Этот импульс производит установку .в единич ное состояние триггера 7, на прямом .выходе которого .фop в pyeтcя передни фронт выходного импульса, поступакиц иа шину 12 устройства. Формирование выходного импульса на шине 13 блокируется нулевым поте циалом с инверсного выхода триггера 7. По заднему фронту задержанного на время t входного импульса, посту пающего с отвода элемента 6 задержки на элементе И 10 происходит формиро вание импульса длительностью ta -которыйпроизводит установку 6 нуле вое состояние триггеров 5 и 7. На прямом выходе триггера 7 формирует.ся задний фронт выходного импульса, а на инверсном выходе триггера 5 формируется высокий уровень напряжения, поступающий на второй вход элемента И-НЕ 2, чем обеспечивается готовность устройства к приему следующего входного импульса. При поступлении на шину 1 -импульсов длительностью меньше t И в предыдущем случае, он полностью проходит на прямой выход элемента И-НЕ 2 и поступает на входы элементо 3 и 8 задержки. По заднему фронту входного импульса, как и в предьщущем случае, производится блокировка входа устройства. На выходе элемента И 6 не формируется сигнал и триггер 7 остается в нулевом состоянии. Через время tv на отводе элемента 8 задержки, появляется входной сигнал, который посту пает на выход элемента И 9, а с него на шину 13. По заднему фронту входно го сигнала с отвода элемента 8 задержки производится формирование, как и в предыдущем случае, сигнала длительностью А который производит установку в нулевое состояни триггера 5 и подтверждает нулевое состояние триггера 7. Единичный потенциал с инверсного выхода тригге ра 5 обеспечивает готовность устройства к приему очередного входного импульса. Таким образом, на шине 12 формируются импульсы, длительностью больше t3ft, а на шине 13 формируются импульсы, длительностью меньше t/i.. Время задержки импульсов на шинах 12 и 13 остается постоянньпм и равным по отношению к вхЬдйым импульсам кроме того, длительность входных импульсов сохраняется. Таким образом, предлагаемое устройство осуществляет селекцию импульсов по длительности с высокой надежностью вследствие защищенности его от действия импульсных помех. Высокая помехозащищенность селектора импульсов по длительности обеппечивается тем, что вход селектора ямпульсов по длительности блокируется на время от заднего фронта входного импульса до заднего фронта выходного импульса. формула изобретения Селектор импульсов по длительности, содержащий первый элемент И, выход которого соединен с первьтм входом первого триггера, выход которого подключен к первому входу элемента И-НЕ, второй элемент И, первый вход котюрого подключен к входу первого элемента задержки, второй триггер, выход которого соединен с первым входом третьего элемента И, а первый вход - с вторым входом первого триггера и с вывыходом четвертого элемента И, первый вход которого подключен к выходу инвертора, отличающийс я тем, что, с целью расширения функциональных возможностей, в него введен второй элемент задержки, вход которого соединен с входом первого элемента задержки и первым выходом элемента И-ЦЕ, второй выход которого подключен к первому входу , первого элемента И и второму входу третьего элемента И, выход соединен с третьим входом третьего элемента И, входом инвертора и вторым входом второго элемента И, выход которого подключен к второму входу второго триггера, а отвод соединен с вторым входом четвертого элемента И, при этом выход первого элемента задержки подключен к второму входу ервого элемента И. . Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 618845, кл. И 03 К 5/18, 1977. 2.Авторское свидетельство СССР 666637, кл. Н 03 К 5/18, 1977. 3.Авторское свидетельство СССР 652685, кл. Н 03 О 13/00, 1976.