Устройство автоматической регулировки чувствительности приемника Советский патент 1981 года по МПК H03G3/20 

(54) УСТРОЙСТВО АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКИ ЧУВСТВИТЕЛЬНОСТИ ПРИЕМНИКА Изобретение относится к радиотехнике и может использоваться в устрой ствах технической диагностики,радиоастрономии и при радиоизмерениях. Известно устройство автоматической регулировки чувствительности при емника, содержащее линейный аттеню атор, преселектрр, заграждяющий фильтр, детекторы и селектор, на котором выделяется наибольший из управляющих сигналов 1,. . Однако данное устройство предназначено в основном для предотвращения ложных срабатываний от сильных, но не попадающих в тракт промежуточной частоты интермодуляционных помех.Наиболее близким по технической сущности к предложенному техничесзкому решению является устройство автоматической регулировки чувствительности приемника, содержащее первый амплитудный детектор, усилитель и соединенные последовательнр перестраиваемый аттенюатор, к управляющему входу которого подключен блок управления аттенюатором, линейный тракт, второй амплитудный детектор и элемент сравнения 2. Однако данное устройство обладает недостаточной помехозащищенностью. Целью изобретения является повы-, шение помехозащищенности. Для этого в устройстве автоматической регулировки чувствительности приемника, содержащем первый ам- плитудный детектор, усилитель и соединенные последовательно перестраиваемый аттенюатор, к управляющему входу которого подключен, блок управления аттенюатором, лийейный тракт, второй амплитудный детектор и элемент сравнения выход перестраиваемого аттенюатора соединен с входом усилителя, между выходом которого и входом первого амплитудного детектора включены последовательно эталонный линейный тракт и аттенюатор, выход первого амплитудного детектора соединен с другим входом элемента сравнения,между выходом которого и управляющим входом блока управления аттенюатором включен формирователь управляющего напряжения, первый и чторой дополнительные входы которого соединены с дополнительными выходами перестраиваемого аттенюатора и блока управления аттенюатором соответственно.

Блок управления аттенюатором содержит соединенные последовательно генератор тактовых импульсов, временной селектор, другой вход которого является входом, а выход - дополнительным выходом блока управления аттенюатором, счетчик импульсов и дешифратор.

Формирователь управляющего напряжения содержит три элемента совпадения, между входом формирователя управляющего напряжения и первыми входами элементов совпадения включены последовательно триггерйЬдадта и первый инвертор, между выходом триггера Шмидта и вторыми входами первог и второго Элементов совпадения включены последовательно триггер D-типа, другой вход которого является вторым дополнительным входом формирователя управляквдего напряжения, и второй инвертор, выход триггера D-типа соеди.нен с входом третьего элемент совпадения, третьи входы первого и второго элементов совпадения являются первым дополнительным входомформирователя управляющего напряжения, между выходом второго элемента совпадения и четвертым входом первого элемента совпгщения включен-элемент задержки, к выходам первого и третьего элементов совпгшения подключен элемент ИЛИ, выход которого является выходом формирователя управляющего напряжения.

На фиг. 1 изображена структурная электрическая схема устройства на фиг. 2 - график зависимости величины управлякицёго напряжения от уровня помехи.

Устройство автоматической регулировку чувствительности П1Я-темника содержит первый амплитудный детектор 1 усилитель 2, перестраиваемый аттенюатор 3, блок 4 управления аттенюатором, лрнейный тракт 5, второй амплитуный детектор 6, элемент 7 сравнения, эталонный линейный тракт 8, аттенюатор 9, формирователь 10 управляющего напряжения, генератор 11 тактовых импульсов, временной селектор 12, счетчик 13 импульсов, дешифратор 14, триггер 15 Шмидта, первый инвертор 16, первый элемент 17 совпадения,второй элемент 18 совпадения, третий элемент 19 совпгшения, триггер 20 D-типа, второй инвертор 21,элемент 22 задержки и элемент ИЛИ 23.

Устройство работает следующим обрфом.

Входной сигнал, представляющий собой аддативную смесь полезного сигнала и помехи, через перестраиваемый аттенюатор 3 поступает на вход линейного тракта 5 и на вход усилителя 2. Начальное ослабление пе13естраиваемого аттенюатора 3 установлено произвольно. Линейный тракт 5 преобразует входной сигнал .в напряжение

промежуточной частоты, которое после детектирования поступает на вход элемента 7 сравнения. Эталонный линейны тракт В обеспечивает преобразование входного сигнала,, прошедшего через усилитель 2, аналогичное преобразование в линейном тракте 5. Сигнал с выхода эталонного линейного тракта В поступает на вход аттенюатора 9. Ослабление сигнала в аттенюаторе 9 равно усилению в усилителе 2. После детектирования сигнал поступает на другой вход эле;мента 7.

При низком уровне помехи во входном сигнале полезный сигнал на выходах линейного тракта 5 и эталонного линейного тракта 8 практически не искажается. На выходе элемента 7 сигнал отсутствует. С ростом входной помехи становятся заметны нелинейные искажения полезного сигнала на выходе эталонного линейного тракта 8 в то время как на выходе линейного тракта 5 искажений нет. Это вызвано тем, что уровень помехи на входе эталонного линейного тракта 8 больше, чем на входе линейного тракта 5 за счет включения на входе эталонного линейного тракта 8 усилителя 2. В этом случае на выходе элемента 7 формируется управляющее напряжение,пропорциональное искажению сигнала в эталонном линейном тракте 8. С дальнейшим ростом входной помехи напряжение на выходе элемента 7 возрастает. Возрастание происходит до тех пор, пока уровень помехи на входе линейного тракта 5 не достигнет величины, при которой в линейном тракте 5 начинают проявляться нелинейные, искажения.

Управляющее напряжение с выхода элемента. 7 поступает на вход триггера 15 формирователя 10. При превышении напряжения с выхода элемента 7 уровня и ,ор соответствующего значению U напряжения помехи на входе линейного тракта 5 (фиг.2), Триггер 15 устанавливается в состояние 1. С выхода триггера 15 1 передается на входы первого инвертора 16 и триггера 20. Логический символ на выходе триггера 20 всегда отстает-от символа на выходе триггера 15 на.один шаг срабатывания счетчика 13. Счетчик 13 и триггер 20 тактируются гёнераторюм 11, Сформированный первым инвертором 16 О передается на входы первого элемента 17, второго элемента 18 и третьего элемента 19. В этом случае, при любом состоянии триггера 20 указанные элементы устанавтшваются в состояние О, которое через элемент ИЛИ 23 передается на управляющий вход временного селектора 12. В этот момент временной селектор 12 зоропускает импульс генератора 11 на вход счетчика 13 и на

управляющий вход триггера 20, вызывая их срабатывание. Импульс с выхода счетчика 13 через дешифратор 14 поступает на управляющий вход перестраиваемого аттенюатора 3,. уменьшая его коэффициент передачи (КП) на одну ступень. С уменьшением КП перестраиваемого аттенюатора 3 снижается уровень помехи на входах линейного тракта 5 и эталонного линейного тракта 8 и изменяется величина управляющего напряжения на выходе элемента 7 сравнения. Если состояние триггера 15 при этом не меняется, то на управляющий вход временного селектора 12 вновь передается О, срабатывает счетчик 13, и происходит уменьшение КП перестраиваемого аттенюатора 3 еще на одну ступень. При этом снижается уровень помехи на входах линейного тракта 5 и эталонного линейного тракта 8. Через несколько трактов генератора 11, когда напряжение помехи на .входе .линейного тракта 5 меньше и., т.е. напряжение на выходе элемента. меньше , (фиг.З), триггер 15 устанавливается в состояние О, в то время, как на выходе триггера 20.- 1.При этом с выхода первого инвертора 16 1 поступает на первые входы первого элемента 17, второго элемента 18 и третьего элемента 19. На второй вход третьего элемента 19 передается 1 с выхода триггера 20. С .выхода третьего эле-г мента 19 1 через элемент ИЛИ 23 поступает на управляющий вход временного селектора 12, который не пропускает импульс генератора 11 на вход счетчика 13. При этом фиксируется КП перестраиваемого аттенюатора 3. При значениях помеховых напряжений на входе тракта 5 Uy,U, управляющее напряжение на выхоле элемента 7 меньше и пор (фиг.З).. Триггер 15 и триггер 20 устанавливаются в состояние О. В этом случае 1 с выхода первого инвертора 16 поступает на первые входы первого элемента 17, второго элемента 18 и третьего элемента 19. На второй вход третьего элемента 17 передается О, .а на вторые входы второго элемента 18 и первого элемента 17 с выхода второго инвертора 21 поступает 1, На дополнительном выходе перестраиваемого аттенюатора 3 формируется 1 при максимальном коэффициенте передачи и О при всех других состояниях. При поступлении О на третьи входы второго элемента 18 и первого элемента 17 они устанавливаются в состояние О, которое передается науправляющий вход временного селектора 12, временной селектор 12 пропускает импульс генератора 11 через счетчик 13 в дешифратор 14 на управляющий вход перестраиваемого

аттенюатора 3, в результате чего происходит уменьшение КП на одну ступень. В случае сохранения состояния триггера 15 продолжается дальнейшее уменьшение КП перестраиваемого аттенюатора 3. При значениях и 2 (фиг.З) через несколько тактов генератора 11 триггер 15 переводится в состояние 1 при сохранении О на выходе триггера 20. При значениях

UH и j (фиг.З) КП перестраиваемого аттенюатора 3 уменьшается до минимального значения без изменения состояния триггера 15. Следующий импульс генератора 11 переводит перестраиваемый аттенюатор .3 в состояние максимального КП. В этот момент на третьи входы второго элемента 18 и первого элемента 17 поступает 1. На выходе второго элемента 18 появляется 1, которая передается на

0 вход элемента 22 задержки. Выходная логическая функция элемента 22 эадержки запаздывает относительно входной логической функции на период полного обращения счетчика 13, Так как

5 н управляющем входе временного селектора 12 вновь образуются О, то импульс с генератора 11 череэ временной селектор 12 поступает на счетчик 13, который снова уменьшает

л КП перестраиваемого аттенюатора 3 на одну ступень. Через период полного обращения счетчика 11, -когда КП перестраиваемого аттенюатора 3 вновь становится максимальньм, и на третьи входы второго элемента 18 и первого

5 элемента 17 поступает .1, на четвертый вход первого элемента 17 с выхода элемента 22 задержки также поступает 1, В первом элементе 17 формируется 1, которая передается на

0 управляющий вход временного селектора 12. При этом происходит фиксация КП перестраиваемого аттенюатора 3.

Формула изобретения

45

1, Устройство автоматической регулировки чувствительности приемника, содержащее первый амплитудный

-Q детектор, усилитель и соединенные последовательно перестраиваемый аттенюатор, к управляющему входу котор го подключен блок управления аттенюатором, линейный тракт, второй амплитудный детектор и элемент срав55нения, отличающееся тем что, с целью повышения помехозащищенности, выход перестраиваемого аттенюатора соединен с входом усилителя, между выходом которого и входом первого амплитудного детектора включены последовательно эталонный линейный тракт и аттенюатор, выход первого амплитудного детектора соединен с другим входом элемента сравнения, между выходом которого и -уп.- равляющим входом блока управления аттенюатором включен формирователь управляющего напряжения, первый и второй дополнительные входы которого соединены с дополнительными выходами перестраиваемого аттенюатора и блока управления аттенюатором соответственно. 2.Устройство по П.1, о т л ич а ю щ е ё с я тем, что блок управ ления аттенюатором содержит соединенные последовательно генератор тактовых импульсо, временной селектор, другой вход которого является входом, а выход - дополнительным выходом блока управления аттенюатором, счетчик импульсов и дешифратор. 3.Устройство по П.1, отлича ющееся тем, что формирователь управляющего напряжения содержит три элемента совпадения, между входом фо мирователя управлякицего напряжения и первыми входами элементов совпадения включены последовательно триггер Шми/1та и первый инвертор, между выход ж триггера ЦЫидта и вторыми входами первого и второго элементов совпадения включены последовательно триггер О-типа, другой вход которого является вторым дополнительным входом формирователя управляющего напряжения, и второй инвертор, выход триггера О-типа соединен с вторым входом третьего элемента совпадения, третьи входы первого и второго элементов соединения являются первым дополнительным входом формирователя управляющего напряжения, между в#1ходом второго элемента совпадения и четвертым входом первого элемента совпадения включен элемент задержки, к выходам . первого и третьего элементов совпадения подключен элемент ИЛИ, выход которого является выходом формирователя управляющего напряжения. Источники информации, принятые во внимание при экспертиэе 1.Авторское свидетельство СССР 395966, кл. Н 03 G 3/20, 1971. 2.Авторское свидетельство СССР 557474, кл.Н 03 G 3/20, 1975 (прототип).