(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОСТОЯНИЯ РАДИОЛИНИЙ
| название | год | авторы | номер документа |
|---|---|---|---|
| Устройство для контроля состояния радиолиний | 1975 |
|
SU554625A1 |
| Устройство для контроля состояния радиолинии | 1983 |
|
SU1100733A2 |
| Устройство для контроля состояния радиолиний | 1975 |
|
SU566362A1 |
| УСТРОЙСТВО для ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ ПО ДВУХКАНАЛБНБ1М РАДИОЛИНИЯМ | 1971 |
|
SU290462A1 |
| Устройство для контроля качества канала связи | 1979 |
|
SU856023A1 |
| Устройство для контроля качестваКАНАлОВ СВязи | 1979 |
|
SU794743A1 |
| Устройство для анализа состоянияКАНАлА СВязи | 1979 |
|
SU809597A2 |
| ЦЕЗИЕВЫЙ СТАНДАРТ ЧАСТОТЫ | 1994 |
|
RU2076411C1 |
| Устройство для управления инвертором | 1990 |
|
SU1709482A1 |
| Устройство для измерения коэффициента ошибок | 1984 |
|
SU1277406A1 |
. Изобретение относится к радиосвязи и может использоваться для контроля состояния радиолиний. По основному авт. св. № 554625 извест но устройство для контроля состояния радиолиний, содержащее синхронный распред литель, блок обнаружения ошибок, делитель частоты с переменным коэффициентом деления, реверсивный счетчик, дополнительный делитель частоты и интегратор ошибок 1. Однако точность контроля известного устройства невысока. Цель изобретения - повышение точности контроля. .Цель достигается тем, что в устройство для контроля состояния радиолиний .введены дополнительный реверсивный счетчик, счетчик импульсов, сумматор, интегратор импульсов и блок памяти, при этом дополнительный выход делителя частоты с переменным коэффициентом деления подключен к одному из входов сумматора, другой вход которого соединен с выходом блока обнаружения ошибок и с выходом дополнител| ного делителя частоты через интегратор импульсов, выход сумматора подключен к дополнительному входу дополнительного делителя частоты и к первому входу дополнительного реверсивного счетчика, второй вход которого соединен с первым выходом блока памяти, второй выход которого подключен ко входу счетчика импульсов, вход блока памяти соединен с дополнительным выходом дополнительного делителя частоты. На чертеже представлена структурная электрическая схема предложенного устройства. Устройство содержит синхронный распределитель 1, блок 2 обнаружения ошибок, делитель 3 частоты с переменным коэффициентом деления, реверсивный счетчик 4, дополнительный делитель 5 частоты, интегратор ошибок 6, интегратор импульсов 7, сумматор 8, дополнительный реверсивный счетчик 9, блок 10 памяти и счетчик импуль.сов 11. Устройство работает следующим образом. Блок 2 анализирует поступающую на- его вход информацию и в каждый такт синхронного распределителя 1 выдает результат анализа информации в виде сигналов «Ошибка или «Нет ошибки. Сигнал «Ошибка с
