Ждущий генератор импульсов Советский патент 1981 года по МПК H03K3/33 

(54) ЖДУЩИЙ ГЕНЕРАТОР ИМПУЛЬСОВ

1

Изобретение относится к импульсной технике и может быть использовано в устройствах селекции электрических импульсов по частоте повторения.

В устройствах селекции электрических импульсов по частоте повторения широко используются ждущие генераторы электрических импульсов, обладающие следующими свойствами: выходное напряжение генератора импульсов равно логическому нулю при отсутствии входных сигналов; выходное напряжение генератора имеет вид электрических импульсов, которые синхронны входным запускающим сигналам и имеют длительность, не превышающую определенного значения, в случае, когда частота повторения входных сигналов меньше некоторой граничной величины } выходное напряжение имеет постоянный уровень логической единицы в случае, когда частота повторения запускающих сигналов больше этого граничного значения. В селекторах импульсов по частоте такие генераторы импульсов обычно используются в сочетании с нелинейной интегрирующей цепью, имеющей значительную постоянную времени- при зарядке накопительного конденсатора и очень -малую постоянную времени при его разряде, а также в сочетании с пороговым каскадом.

Известно устройство, отвечающее Поставленным выше требованиям по форме выходного сигнала в зависимости от частоты входных импульсов, которое состоит из разрядного каска10да на транзисторе, имеклцего резистивную нагрузку в коллекторной цепи, ключевого каскада на транзисторе, база которого соединена с коллектором транзистора разрядного каскада,

15 и накопительного конденсатора, один вывод которого соединен с коллектором транзистора разрядного каскада и базой транзистора ключевого каскада, а второй вывод - с эмиттером транзистора разрядного каскада fl| .

20 Однако в данном устройстве пороговс1Я частота, при которой выходное напряжение теряет, импульсную структуру, зависит от длительности вход25ных импульсов.

Известен ждущий генератор импульсов, который состоит из двух транзисторов типа р-п-р, включенных по схеме мультивибратора с одной емкостной и одной резистивной коллекторнобазовыми связями, третьего транзистора типа п-р-п, времязадающего конденсатора, один вывод которого соединен с коллектором первого транзистора типа р-п-р, и шести резисторов, первый из которых включен между коллектором первого транзистора типа р-п-р и источником зарядного напряжения, а второй и третий включены последовательно между коллектором второго транзистора типа р-п-р и источником смещения, а точка соединения этих транзисторов-подключена к базе первого транзистора типа р-п-р, а также туннельного диода,подключенного через четвертый резистор к коллектору транзистора типа п-р-п 2.

Однако схема известного ждущего генератора несовместима с распростра.яенными сериями интегральных микросхем транзисторно-транзисторной логи.ки по питающим напряжениям, по величинам уровней выходного сигнала и технологии изготовления.

Цель изобретения - расширение диапазона применения ждущего генератора мпульсов за счет получения выходных рмпульсов заданной длительности с Верхним и нижним уровнями напряжения взаимно согласованными с пороговыми уровнями сигналов интегральных логических элементов, при частоте повторения входных запускакячих импульсов, 5еныией граничной, и выходного напряжения, равного уровню логической единицы и неизменного в течение времени действия последовательности входных запускакядих импульсов, при их частоте повторения, большей граничной.

Для достижения поставленной цели в ждущем генераторе импульсов, содерокенцем два транзистора типа п-р-п/ ;первый, второй, третий, четвертый и пятый резисторы, первый из которых включен между коллектором одного транзистора и клеммой для подачи зарядного напряжения, а второй и третий включены последовательно, и времязадающий конденсатор, один вывод которого соединен с коллектором первого транзистора, введены два элемента И-НЕ и два инвертора, причем вход первого инвертора соединен с эмиттером первого транзистора и выводом четвертого резистора, другой вывод которого соединен с другим выврдОм времязадающего. конденсатора и о(бщей шиной, выход первого инвертора Соединен с одним входом первого элемента И-НЕ и одним входом второго элемента И-НЕ, другой вход первого элемента И-НЕ соединен с входной клеммой, его выход - с базой первого транзистора и выводом пятого резистора, другой выход которого соединен

с коллектором второго транзистора и клеммой для подачи питающего напряжения, другой вход второго элемента

И-НЕ подключен к точке соединения второго и третьего резисторов, другой вывод второго резистора соединен с эмиттером второго транзистора, другой вывод третьего резистора - с выходом второго инвертора, вход которого соединен с выходом второго элемента И-НЕ и с выходной клеммой генератора, а коллектор первого транзистора соединен с базой другого транзистора.

На чертеже приведена функциональная схема ждущего генератора импульсов.

Ждущий .генератор импульсов содержит первый инвертор 1 с входом 2 и выходом 3, второй инвертор 4 с входом 5 и выходом б, первый элемент И-Н 7 с входами 8,9 и выходом 10, второй элемент И-НЕ 11 с входами 12 13 и выходом 14, первый и второй транзисторы 15 и 16 типа п-р-п, времязадающий конденсатор 17, первый, второй, третий, четвертый и пятый резисторы 18-22, входную клемму 23, выходную клемму 24, клемму 25 для подачи питающего напряжения, клемму 26 для подачи зарядного напряжения.

При рассмотрении работы генератора учитывают, что логические каскады устройства работают в положительной логике; на клемму 25 подается питающее напряжение, общее для логических элементов устройства, каскада на транзисторе 16 и базовой цепи транзистора 15 (например +5,0 В); на клемму 26 подается зарядное напряжение того же знака, что и напряжение питания, но несколько большей ;величины. Исходное напряжение на |входной клемме 23 соответствует ло.гической единице (запускающий импульс имеет отрицательную полярность - он соответствует изменению напряжения от логической единицы к логическому нулю и обратно).

В исходном состоянии напряжение на выходе 10 элемента И-НЕ 7 определяется напряжением на выходе 3 инвертора 1, а оно в свою очередь, определяется напряжением на резисторе 21, поступающим на вход 2 инвертора 1.Элемент И-НЕ 7 и инвертор 1 образуют потенциальный триггер, в котором выход инвертора 1 соединен непосредственно со входом 8 элемента И-НЕ 7, а выход 10 последнего соединен с выходом 2 инвертора 1 через переход база-эмиттер транзистора 15. Такая схема при подаче питающего напряжения может находиться в одном из двух положений. Если на выходе 10 элемента И-НЕ 7 окажется низкий уровень напряжения, то на эмиттере транзистора 15 и на входе 2 инвертора 1 также будет низкий уровень напряжения, а на его выходе 3 - высокий. При наличии высокого уровня напряжения на входе 9 элемента И-НЕ 7

на его выходе 10 будет поддерживаться низкий уровень напряжения.

Если на Впгходе 10 элемента И-НЕ 7 оказывается высокий уровень напряжения, то на базу транзистора 15 через резистор 22 подают также высокий уровень напряжения, который, превышая уровень логической единицы на выходе 10, временно отключает выходную цепь элемента И-НЕ 7 от базы транзистора 15, а высокий уровень напряжения на базе создается за счет источника питающего напряжения, подключенного к клемме 25. В результате воздействия высокого уровня напряжения будет открыт переход база-эмиттер транзистора 15, через который напряжение передается на вход 2 инвертора 1. Это приводит к появлению низкого уровня напряжения (логического нуля) на выходе 3 инвертора 1, что вызывает выключение по входу 8 элемента И-НЕ 7 на выходе 10 этого элемента поддерживается высокий уровень напряжения. Однако такое состояние равновесия неустойчиво. Так как резистор 15 открыт, то времязадакяций конденсатор 17 разряжается. Напряжение на коллекторе транзистора 15 понижается, и он переходит в режим насыщения, номиналы резисторов 18,21 и 22 выбраны тaкимJ, чтобы в насыщенном состоянии тран;зистора 15 напряжение на его Э1«иттере было ниже порога включения инвертора 1. В этом случае на выходе 3 инвертора 1 появляется высокий уровень напряжения, и, с учетом наличия логической единицы на входе 9, на выходе 10 элемента И-НЕ 7 устанавливается низкий уровень напряжения. Таким образом, независимо от уровня напряжения на выходе 10 логического элемента И-НЕ 7., появившегося после включения источников питания, на указанном выходе устанавливается уровень логического нуля. При этом транзистор 15 заперт. Начинается заряд времязадаюцего конденсатора 17 через резистор 18 от зарядного источника, напряжение которого подано на клемму 26. Когда напряжение на коллекторе транзистора 15 превысит уровень питающего напряжения, отпирается коллекторный переход транзистора 16 и фиксирует напряжение на конденсаторе 17 на уровне, практически равном уровню питающего напряжения.

алсокий уровень напряжения с выхода 3 инвертора 1 подается также на вход 12 -элемента И-НЕ 11. Резисторы 19 и 20 в случае, когда на выходе б инвертора 4 существует логический нуль напряжения, образуют делитель напряжения, снимаемого с эмиттера транзистора 16. Номиналы резисторов 19 и 20 этого делителя выбраны так, чтобы при заряженном

конденсаторе 17 и включенном инверторе 4 на входе 13 элемента И-НЕ 11 обеспечивался уровень напряжения, превышакяций порог включения. В этом случае на выходе 14 элемента И-НЕ г 11 поддерживается уровень логического нуля напряжения, а на выходе б инвертора 4 - уровень логической единицы. При уровне логической единицы на выходе 6 инвертора 4 напряQ жение на входе 13 заведомо превышает порог включения, в данном состоянии генератор может находиться сколько угодно долго.

Фронт запускающего импульса, воздействующего на вход 9 элемента И-НЕ

5 7,вызывает появление положительного перепала напряжения на выходе 10 этого элемента. Так как времязадающий конденсатор 17 заряжен, то транзистор 15 работает в режиме эмиттерного

0 повторителя, передавая положительный перепад напряжения со входа в свою эмиттерную цепь, т.е. на вход 2 инвертора 1. Инвертор 1 включается, на его выходе 3, а следовательно и на

5 входе 8 элемента И-НЕ 7 и входе 12 элемента И-НЕ 11 будет логический нуль; на выходе 10 элемента И-НЕ 7 поддерживается уровень логической единицы выходного сигнала, что и даrj лее поддерживает транзистор 15 во включенном состоянии. Времязадающий конденсатор 17 разряжается через включенный транзистор 15 и резистор 21. При этом на выходе 14 элемента

И-НЕ 11 поддерживается высокий уровень напряжения (уровень логической единицы), что приводит к включению другого инвертора 4 и созданию уровня логического нуля на его выходе 6. Появление низкого уровня напряжения

на выходе 6 инвертора 4 соответствует началу выходного импульса генератора. Разряд времяЗадающего конденсатора 17 вызывает уменьшение напряжения на базе, а следовательно, и на

эмиттере транзистора 16. В результате этого уменьшается и напряжение на выходе делителя, образованного резисторами 19 и 20. В определен-ный момент времени напряжение на выходе

указанного делителя, а следовательно, и на входе 13 элемента И-НЕ 11 станет меныне порога включения. За счет этого уровень логической единицы сигнала на выходе 14 элемента И-НЕ и уровень логического нуля на выходе б инвертора 4 поддерживаются и после того, как на вход 12 элемента И-НЕ 11 перестает поступать уровень логического нуля сигнала с выхода 3 инвертора 1. Сигнал на выходе 3 инвертора 1 изменяется в тот момент времени, когда конденсатор 17 разряжается и обеспечивает насыщенное состояние транзистора 15. При дальнейшем разряде времязадаквдего

конденсатора 17 напряжение на резис-|( торе 21 становится меньшим порогового уровня, инвертор 1 выключается, напряжение на его выходе 3 принимает уровень логической единицы, на выходе 10 элемента И-НЕ 7 создается уровень логического нуля, и транзистор 15 выключается. После этого конденсатор 17 начинает заряжаться через резистор 18. По мере заряда конденсатора 17 напряжение на базе тран зистора 16 возрастает и достигает такого значения, при котором на входе 13 элемента И-НЕ 11 напряжение превышает порог включения. После это го на выходе 14 элемента И-НЕ 11 появляется низкий уровень напряжения, что соответствует окончанию формирования выходного импульса. Таким образом, при низкой частоте повторения входных импульсов, поступающих на клемму 23, на выходной клемме 24 формируются синхронные и выходные импульсы нормированной длительности. Если же период следования входных запускагацих импульсов меньше нормированной длительности, то в процессе работы генератора после первого переключения .конденсатор 17 не успевает зарядиться до такого значения напряжения, при котором на выходе делителя, составленного резне тором 19 и резистором 20, напряжение превысило бы порог включения элемента И-НЕ 11. С приходом каждого импульса на вход устройства вновь появ ляется положительный перепад на выходе 10 элемента И-НЕ 7, открывается транзистор 15 и опять разряжается конденсатор 17, вследствие.чего обес печивается низкий уровень напряжения на выходе делителя из резисторов 19 и 20 и на входе 13 элемента И-НЕ 11. Таким образом, при поступлении входных импульсов с частотой повторе ния, превышающей граничную, на выходе 14 элемента И-НЕ 11 постоянно под держивается уровень логической едини цы. Генератор формирует импульсы стандартной длительности при частоте повторения запускающих сигналов,мень шей граничной; он формирует постояннцй уровень выходного напряжения (УЕ5ойень логической единицы) при час тоте повторения запусканядих сигналов, большей граничной. Кроме сигнала с выходной 24 можно снимать также и выходной , cifraan с выхода 6 инвертора 4, входящего в состав генератора. Сигнал на выходе 6 инвертора 4 противофазен по отношению к выходному сигналу на клемме 24. Наличие противофазного выхода расширяет диапазон применения устройства и облегчает его сопряжение с другими элементами. Согласование с типовыми устройствами тран зисторно-транзисторной логики как ; по уровням входного сигнала, требуемого для запуска генератора, так и по уровням выходного сигнала, воздействующего на последующие элементы схемы, обеспечивается по следующим причинам: входом является вход 9 элемента И-НЕ 7. Выходной сигнал также снимается с выхода типового логического элемента - выхода 14 элемента И-НЕ 11. Условие сопряженности элементов по уровням входных и выходных сигналов также сохранено. Элементы 1,4,7 и 11 являются интегральными и выпускаются в типовых (например, плоских) корпусах. В тех же корпусах выпускаются и группы транзисторов 15 и 16. Навесными элементалад устройства остаются только элементы времязадающей цепи, число которых невелико. Формула изобретения Ждущий генератор импульсов, содержащий два транзистора типа п-р-п, первый, второй, третий, четвертый и пятый резисторы, первый из которых включен между коллектором первого транзистора и клеммой для подачи зарядного напряжения, а второй и третий включены последовательно, и времязаданхдий конденсатор, один вывод которого соединен с коллектором первого транзистора, отличающийся тем, что, с целью расши|рения диапазона применения, в него введены два элемента И-НЕ и два инвертора, причем вход первого инвертора соединен с эмиттером первого транзистора и выводом четвертого резистора, другой вывод которого соединен с другим выводом времязадающего конденсатора и с общей шиной, выход первого инвертора соединен с одним входом первого элемента И-НЕ и одним входом второго элемента И-НЕ, другой вход первого элемента И-НЕ соединен с входной клеммой, его выход - с базой первого транзистора и входом пятого резистора, другой вывод которого соединен с коллектором второго транзистора и клеммой для подачи питающего напр яжения, другой вход второго элемента И-НЕ подключен к точке соединения второго и третьего резисторов, другой вывод второго резистора соединен с эмиттером второго транзистора, другой вывод третьего резистора - с выходом чторого инт вертора, вход которого соединен с выходом второго элемента И-НЕ и с выходной клеммой генератора, а коллектор первого транзистора соединен с базой другого транзистора. Источники информации, дринятые во внимание при экспертизе 1. Обмен опытом в радиопромышленности, 1975, № 12, с. 37, рис.2. 2.Авторское свидетельство СССР № 489205,кл.Н 03 К 3/284,1974 (прототип)