Статистический анализатор Советский патент 1982 года по МПК G06G7/52 

(54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР

Изобретение относится к специализированным средствам вычислителькой техники и может быть использовано для оперативного анализа случайных процессов, а именно для построения плотности распределения максимума и соответствующих им минимумов с разными коэффициентами асимметрии. Известно устройство для определения плотности вероятностей экстремальных значений случайного процесса, содержащее квантователь входного сигнала, многовходовой блок совпадений, связанный с выходами квантовате ля, к которым подключены также блок управ ления, соединенный двумя выходами с управляющим входом блока совпадения, подключенного к блоку регистрирующих счетчиков, и позволяющее определять плотность вероятно тей экстремальных значений случайного процесса 1 . Недостаток этого устройства заключается в том, что по содержимому счетчиков блока па мяти нельзя судить о распределении по уровням квантования отдельно как максимумов, так и минимумов, так как содержимое одного счетчика показывает суммарное количество экстремумов на соответствующем уровне. Наиболее близким по технической сущности к изобретению является устройство для получения полусумм и полуразностей экстремальных значений случайного процесса, содержащее группу параллельно подключенных ко входу анализатора пороговых устройств, выход каждого из которых соединен со входом двух дифференцирующих усилителей, выходы нечетных усилителей подключены ко входам первого злемента ИЛИ, а выходы четных усилителей -- ко входам второго элемента ИЛИ, выходы обоих элементов ИЛИ через первый и второй элемент задержки соответственно соединены с соответствующими входами триг гера управления, первый выход которого подключен к первым входам четных элементов И группы, а второй выход триггера соединен с первыми входами нечетных элементов И группы, второй вход каждого элемента И группы подключен к выходу соответствующего дифференцирующего усилителя, группу триггеров, выходы которых соединены с соответствующим входом дешифратора, каждый выход которого через соответствующий формирователь импульсов подключен ко входу счетчика, первые входы триггеров группы кроме первого и последнего триггера группы соединены с выходом соответствующего элемента ИЛИ, цри этом первые входы первого и последнего триггера группы соединены непосредственно с выходом первого и последнего элемента И группы, ко входам j-ro (i 2, ..., n-1) элемента ИЛИ группы подключены выход 2i-ro четного элемента И предыдзоцего канала и выход (2i+l)-ro нечетного элемента И последующего канала 2. Это устройство позволяет определить количество максимумов и соответствующих им минимумов с разными коэффициентами асимметрии. Недостатки данного устройства - низкая надежность и ограниченность частотного диапазона исследуемых процессов, что объясняется следующими причинами. Подключение элемента ИЛИ к выходам дешифратора определяет количество входов элемента ИЛИ, равное п(п+1) 2 (количество ком бинаций максимумов и минимумов при п уровнях квантования), что ведёт к значительному увеличению числа логических связей, ус ложнению устройства и снижению его надежности. Отсутствие задержки на поступление сигнала сброса триггеров с выхода элемента ИЛИ может привести к сбоям в работе устройства что также снижает надежность работы устройства. Кроме этого, время задержки сигнала элементами задержки на входе триггера управления определяется верхней частотой исследуемого процесса, что снижает его быстродействие и ограничивает частотный диапазон исслед емых процессов, если заранее неизвестны частотные характеристики входного сигнала. Цель изобретения - повыщение надежности анализатора за счет его упрощения. Указанная цель достигается тем, что вторы входы триггеров группы соединены с выходо первого элемента задержки. На чертеже приведена структурная схема статического анализатора. Анализатор содержит группу из пороговых устройств 1, группу из 2п дифференцирующих усилителей 2, элементы ИЛИ 3 и 4, элементы 5 и 6 задержки, триггер 7 управления, группу из 2п элементов И 8, группу из (п-1) элементов ИЛИ 9, группу из (п+1) триггеров 10, дешифратор 11, группу формир вателей 12 импульсов и счетчиков 13. 4 Статический анализатор работает следующим образом. Входной сигнал подается на пороговые устройства 1, число которых определяется необходимой точностью обработки. Пороговые устройства разбивают весь диапазон изменения входного сигнала на уровни дискриминации. При увеличении входного сигнала на выходе пороговых устройств появляется положительньш перепад напряжения, а при уменьшении отрицательный. Сигнал с выхода пороговых устройств подается на дифференцирующие усилители 2, которые дифференцируют, усиливают однополярные импульсы по переднему и заднему фронту перепадов напряжения с выхода пороговых устройств. Причем, усилители с нечетными номерами формируют импульсы по переднему фронту перепадов, а усилители с четными номерами - по заднему фронту. Импульсы с выходов нечетных усилителей через элемент ИЛИ 3 и элемент 6 задержки поступают на единичный вход триггера 7 управления, а импульсы с выхода четных усилителей через элемент ИЛИ 4 и элемент 5 задержки, поступают на нулевой вход триггера 7 управления. Элементы задержки предназначены для четкого срабатывания логики устройства и устранения сбоев при записи импульсов в счетчики 13 и сброса триггеров 10 логики. Время задержки равно сумме времени срабатывания триггера логики, дешифратора, фopмяpoкз eля, счетчика {T7,a ) Таким образом, время задержки определяется не верхней частотой исследуемого процесса, а быстродействием элементов анализатора, что позволяет использовать анализатор для исследования случайных процессов в широком диапазоне частот. Е ничный выход триггера 7 управления соединен с первыми входами четных элементов И 8,. а нулевой выход - с первыми входами нечетных элементов И 8. Элементы ИЛИ 9 собирают импульсы, соответствующие экстремальным значениям случайного процесса в пределах каждого из интервалов дискриминации. Триггеры 10 и дешифратор 11 обеспечивают попарное совпадение максимума и последрвавшего за ним минимума и последующее попадание импульса, соответствующего этому совпадению через формирователь 12 в соответствующий счетчик 13. После записи импульса в счетчик происходит сброс триггеров 10 в исходное состояние импульсом, поступившим с выхода первого элемента ИЛИ 3 через элемент 6 задержки на нулевые установочные входы триггеров 10 Когда триггеры 10 находятся в исходном нулевом состоянии, а триггер 7 - в единичном, тогда на входы четных и нечетных элементов И 8 подается запрещающий потенциал. С увеличением входного сигнала срабатывают пороговые устройства и на входы дифференцирующих усилителей подаются положительные перепады напряжения. В результате с выходов соответствующих нечетных усилителей поступают импульсы на вторые входы нечетных элементов И 8 (на первые входы которых подан запрещающий потенциал с нулевого выхода триггера управления) и через элемент ИЛИ 3 и элемент 6 задержки на единичный вход триггера 7 и на нулевые входы триггеров 10. Эти импульсы не меняют состояние триггера 7 и триггеров 10. При уменьшении входного сигнала (наличие максимума на одном из уровней) с выхода порогового устройства этого уровня отрицательный перепад напряжения после дифференцирования и усиления четным усилителем этого уровня поступает на второй вход соответствующего элемента И 8, на первый вход которого подан разрешающий потенциал с еди ничного выхода триггера 7, и проходит через соответствующий элемент ИЛИ 9 на единичный вход соответствующего триггера 10. Триг гер 10 срабатывает и подает разрешающий потенциал на соответствующий вход дешифратора 11. Кроме того, импульс с выхода четного усилителя этого уровня через элемент ИЛИ 4 и элемент 5 задержки поступает на нулевой вход триггера 7. Через время Тзад срабатывает триггер 7, запрещая прохождение импульсов через четные элементы И 8, если входной сигнал убывает и проходит через нижестоящие пороговые устройства. При последующем нарастании входного сигн ла (наличие минимума на данном или одном из нижестоящих уровней) срабатывает -пороговое устройство этого уровня. В результате импульс с выхода нечетного усилителя этого уровня поступает через соответствующие элементы И 8 и ИЛИ 9 на единичный вход соответствующего триггера 10. Триггер 10 ср батывает и подает разрешающий потенциал на дешифратор 11. При наличии двух разрешающих потенциалов (с триггеров, зафиксировавших максимум и минимум) дешифратор вырабатывает перепад напряжения, который поступает на формирователь. При этом с выхода формирователя поступает импульс в оди .из счетчиков 13. Каждому счетчику соответствует свое значение максимума и последовав шего за ним минимума. Кроме того, импульс с выхода нечетного усилителя уровня, на 6 котором выделен минимум, через элемент ИЛИ 3 и элемент 6 задержки поступает на единичный вход триггера 7 и нулевые входы триггеров 10. Через время Тзад срабатывают триггер 7, запрещая прохождение импульсов через нечетные элементы И 8, если входаой сигнал и далее возрастает, и два триггера 10, которые устанавливаются в исходное нулевое состояние. Триггеры 10 сбрасываются только после записи импульса в один из счетчиков: 13, что обеспечивается выбором времени задержки, о чем говорилось выше. Таким образом, элемент ИЛИ 3 и элемент 6 задержки совмещают в себе функции управления работой триггера 7 и сброса триггеров 10 после записи в соответствующий счетчик 13 импульса, свидетельствующего о регистрации экстремальной пары максимум-минимум. Кро: ме того, такое использование этих элементов устраняет сбой при записи импуЛьса в счетчик и сброса триггеров логики. При дальнейшем увеличении входного сигнала анализатор работает аналогично. Применение предлагаемого изобретения позволяет совместить несколько функций управления работой анализатора и упрощает его, что приводит к повышению надежности работы. I Использование злемента задержки совместно с элементом ИЛИ в цепи сброса триггеров логики позволяет избежать сбоев при сбросе триггеров логики и записи импульсов в счетчики, что также повышает надежность работы анализатора. Кроме того, дополнительный положительный эффект от использования изобретения заключается в расширении частотного диапазона исследуемых случайных процессов. Формула изобретения Статистический анализатор, содержащий руппу параллельно подключенных ко входу нализатора пороговых устройств, выход каждоо из которых соединен со входом двух ифферендарующих усилителей, выходы неетных усилителей подключены ко входам перого элемента ИЛИ, а выходы четных усилитеей - ко входам второго элемента ИЛИ, выоды первого и второго злементов ИЛИ чеез первый и второй злемент задержки соотетственно соединены с соответствующими ходами триггера управления, первый выход оторого подключен к первым входам четных лементов И группы, а второй выход триггеа соединен с первыми входами нечетных элеентов И группы, второй вход каждого элеента И группы подключен к выходу соотетствующего дифференцирующего усилителя.

1

группу триггеров, выходы которых соединены с соответствующим входом дешифратора, каж дый выход которого через соответствующий формирователь импульсов подключен ко входу счетчика, первые входы триггеров группы, кроме первого и последнего триггеров, соединены с выходом соответствующего элемента ИЛИ, первые входы первого и последнего триггера грутшы соединены непосредственно с выходом первого и последнего элемента И группы, выход i-ro четного элемента И группы (i 2, ..., 2п-1) и выход (i+ 1)-го нечетного элемента И группы подключены ко

8

входам i/i элемента ИЛИ группы, о т л и чающийся тем, что, с целью повыщения надежности анализатора за счет его упрощения, вторые входы триггеров группы соединены с выходом первого элемента задержки.

Источники информации, принятые во внимание при экспертизе . 1. Авторское свидетельство СССР N 312274, кл. G 06 G 7/52, 1971.

2. Авторское свидетельство СССР N 332472, кл. G 06 G 7/52, 1972 (прототип).