Устройство измерения отношения сигнал/помеха Советский патент 1982 года по МПК H04B3/46 H04B1/10 

(54) УСТРОЙСТВО ИЗМЕРЕНИЯ ОТНОШЕНИЯ СИГНАЛ/ПОМЕХА

Изобретение относится к электросвязи и может использоваться для конт роля качества телеграфных каналов. Известно устройство измерения отношения, сигнал/помеха, содержащее бло приема, подключенный к входам двух каналов .измерения, каждый из которых состоит из последовательно соединенных, разделительного фильтра, блока нормирования, блока взвешивания и амплитудного детектора, последовательно соединенных блока задержки, первого стробирующего детектора и измерителя отношения сигнал/помеха, другой вход которого через второй стробирующий детектор соединен с выходом блока задержки, при этом выход разделительного фильтра подключен к выходу блока задержкиi а выход первого стробирующего детектора подключен к другому входу блока взвешивания ГП. Однако известное устройство имеет недостаточную точность изменения отношения сигнал/помеха и не обеспечива ет возможности измерения этого отношения при раздельном приеме сигналов частот манипуляции. Цель изобретения - повышение точности измерения отношения сигнал/помеха при раздельном приеме сигналов. Поставленная цель достигается тем, что в устройство измерения отношения си гнал/помеха, содержащее блок приема , подключенный к входам двух каналов измерения каждый из. которых состоит из последовательно соединенных разделительного фильтра, блока нормирования, блока взвешивания и амплитудного детектора, последовательно соединенных блока задержки, первого стробирующего детектора и измерителя отношения сигнал/помеха, другой вход которого через второй стробирующий детектор соединен с выходом блока задержки, при этом выход разделительного фильтра подключен к входу блока задержки, а выход первого стробирующего детектора подключен к другому входу блока взвешивания, введены сумматор, решающий блок, элемент задержки, два элемента ИЛИ и инвертор причем выходы амплитудных детекторов обоих каналов измерения чфрез последовательно соединенные сумматор, решающих блок, элемент задержки, первый элемент ИЛИ и инвертор, подключе ны к другим входам стробирующих детекторов, другие выходы решающего блока подключены к входу второго и другому входу первого элемента ИЛИ, другой выход элемента задержки подключен к другому входу второго эле мента ИЛИ, выход которого подключен к другим входам вторых стробируйзщих детекторов. На чертеже дана структурная элект ричесчая схема предлагаемого устрой - „ Устройство измерения отношения си нал/помеха содержит блок 1 приема, д канала измерения, каждый из которых состоит из разделительного фильтра 2 блока 3 нормирования, блока k взвешивания, амплитудного детектора 5, блока 6 задержки, первого стробирующего детектора 7 измерителя 8 отношения сигнал/помеха, второго стробирующего детектора 9 сумматор 10, ре шающий блок 11, элемент 12 задержки, два элемента ИЛИ 13 и 1, инвертор 1 Устройство работает следующим образом,, С выхода блока 1 приема сигйал на промежуточной частоте поступает на входы разделительных фильтров 2. В зависимости от знака передаваемой посылки на выходе одного из разделительных фильтров 2 всегда присутству ет сигнал плюс помеха, а на выходе другого - помеха, при смене знака посылки ситуация меняется. Поскольку решение о знаке переданной посылки в решающем блоке Напринимается по сумме (-сигнал плюс помеха, то практический интерес представляет измере ние отношения этой суммы к уровню помехи. -С выхода разделительного фильтра Z сигнал с помехой поступает на блок 3 нормирования, нормируется по амплитуде, взвешивается по уровню помехи в блоке t взвешивания, коэффициент передачи которого обратно пропорционален измеренному уровню помех, детектируется амплитудным детектором 5 и подается на общий для всех каналов румматор 10. Нормирование и взвешивание сигналов и помех. попадающих в полосы пропускания разделительных фильтров 2, позволяют поеысить помехоустойчивость приемами стественно, достоверность стробирующих импульсов, по которым осуществляют измерение уровней сигнала и по- мехи. Просуммированные сигналы ветвей подают на вход решающего блока 11, в котором осуществляют их симметрирование и регенерацию и подают на элемент 12 задержки и на выход устройства. В решающем блоке 11 и элементе 12 задержки отсимметрированные и регенерированные биполярные импульсы разделяют на униполярные импульсы отжатия и нажатия и подают их на соответствующие входы элемента ИЛИ 13 отжатия и элемента ИЛИ 1 нажатия. Время задержки элемента 12 выбирается в зависимости от параметров разделительного фильтра 2 таким, чтобы обеспечивалось стробирование помехи в моменты, когда уровень остаточного сигнала в паузах между его посылками минимален. Максимально возможное время задержки элемента 12 может быть не более длительности одной элементарной посылки. Сигналы с помехой с выхода разделительных фильтров 2 подают одновременно и на вход блоков 6 задержки, время задержки которых выбирают из условия компенсации задержки, обусловленной трактом, состоящим из блока 4 взвешивания, амплитудного детектора 5 сумматора 10, решающего блока И. С выхода блоков 6 задержки сигнал с помехой ма промежуточной частоте подают одновременно на вход стробирующих детекторов 7 помехи и стробирующих детекторов 9 сигнала. Выходные сигналы этих стробирующих детекторов 7 и 9 подают на соответствующие входы измерителя 8 и по измеренным уровням определяют отношение сигнал/помеха. На управлящие входы стробирующего детектора 9 в канале нажатия и детектора 7 помехи в канале отжатия импульсы стробирования подают с выхода элемента ИЛИ 13 через инвертор 15, а на управляющие входы стробирующего детектора 9 сигнала канала отжатия и стробирующего детектора 7 помехи в канале нажатия импульсы стробирования подают с выхода элемента ИЛИ I 4 непосредст венно.