Устройство для измерения интегральных коэффициентов формы электрических сигналов Советский патент 1982 года по МПК G01R29/02 

1

Изобретение относится -к электроизмерительной технике и может быть использовано при разработке устройств автоматического анализа формы сигналов.

Наиболее близким к изобретению по технической сущности является устройство для измерения интегральных коэффициентов формы электрических сигналов, содержащее три интегральных преобразователя, каждый из которых включает функциональный элемент и интегратор, входом соединенный с выходом функционального элемента, блок синхронизации и два блока определения отношений, причем выход интегратора первого интегрального преобразователя подключен к первому входу первого блока определения отношений, выход интегратора второго интегрального преобразователя - ко второму входу первого блока определения отношений и первому входу второго блока определения отношений,

ВЫХОД интегратора третьего интегрального преобразователя - ко второму входу второго блока определения отношений, выход которого соединен со вторым входом блока перемножения, первым входом связанного с выходом первого блока определения отношений, формирователь функционального множителя и преобразователь импульсного напряжения в квазн1остоянное 1.

Недостатком этого устройства является малое соответствие между величинами интегральных коэффициентов и формой исследуемого сигнала. У сигналов, различных по форме, но одиг наковых по площади, интегральные коэффициенты оказываются равными.

Цель изобретения - повышение точ-. ности анализа формы путем увеличения соответствия между величинами интегральных коэффициентов и формой исследуемого сигнала.

Цель достигается тем, что устройство для измерения интегральных

коэффициентов формы электрических сигналов, содержащее три интегральных преобразователя, каждый из которых включает функциональный элемент и интегратор, входом соединенный с выходом функционального элемента, блок синхронизации и два блока определения отношений, причем выход интегратора первого интегрального преобразователя подключен к первому входу первого блока определения отношений, выход интегратора второго интегрального преобразователя - к второму входу первого блока определения отношений и первому входу второго блока определения отношений, выход интегратора третьего интегрального преобразователя - к второму входу второго блока определения отношений, снабжено линией задержки с 2Р отводами и двумя электронными коммутаторами, функциональный элемен первого интегрального преобр.азователя выполнен в виде формирователя модуля разности, функциональный элемент второго интегрального преобразоеателя в виде сумматора, а функциональный элемент третьего интегрального преобразователя - в виде двух пиковых детекторов и сумматора, причем входы этого сумматора связаны с выходами пиковых детекторов, вход первого пикового детектора соединен с вторым входом формирователя модуля разности, вторым входом сумматора второго интегрального преобразователя и выходам второго электронного коммутатора, вход второго пикового детектора - с первым входом формирователя модуля разности, первым вхоДОМ сумматора второго интегрального преобразователя и выходом первого электронного коммутатора, выходы блока синхронизации подключены к управляющим входам первого и второго электронных коммутаторов, Р сигнальных входов каждого из которых с.вязаны с Р отводами линии задержки, входом соединенной с шиной исследуемого сигнала.

На чертеже представлена структурная электрическая схема устройства.

Устройство состоит из линии 1 задержки с 2Р отводами, первого и второго электронных коммутаторов 2 и 3| первого интегрального преобразователя k, включающего функциональный элемент 5, выполненный в виде формирователя 6 модуля разности.

и интегратор 7, второго интегрального преобразователя.8, включающего функциональный элемент 9, выполненный в виде сумматора 10, и интегратор 11, третьего интегрального преобразователя 12, включающего функциональней элемент 13, выполненный в виде первого и второго пиковых детекторов 1А и 15 и сумматора 16, и интегратор 17, первого и второго блоков 18 и 19 определения отношений и блока 20 синхронизации.

Устройство работает следующим образом.

Исследуемый сигнал поступает на вход линии 1 задержки, и анализируется на временном интервале с длительностью, равной времени задержки в линии 1. Выходные импульсы блока 20 синхронизации подаются на управляющие входы коммутаторов 2 и 3 что обеспечивает считывание выборки анализируемого фрагмента сигнала от краев к электрической середине линии 1 задержки. Сигналы с выходов коммутаторов 2 и 3 поступают на входы функциональных элементов интегралных преобразователей. Формирователь 6 определяет модуль разности выборок сигнала, симметричных относительно электрической середины линии 1 задержки. Сигнал с выхода формирователя 1б подается на вход интегратова 7. Выходной сигнал интегратора 7 пропорционален площади асимметрии исследуемого сигнала З-р - относительно момента изменения параметров сигнала, совпадающего с серединой временного . интервала анализа. Сумматор 10 определяет сумму выборок сигнала, симметричных относительно электричедкой середины линии 1 задержки. Сигнал с выхода сумматора 10 поступает на вход интегратора 11, выходной сигнал которого пропорционален общей площади под сигналом . Пиковые детекторы 1 и Т5 осуществляют выбор максимумов сигнала, хранящихся в линии 1 задержки. Сумма выходных напряжений пиковых детекторов определяется сумматором 16 и поступает на вход интегратора 17, выходной сигнал которого пропорционален площади под функцией пиковых значений исследуемого сигнала .

Выходные сигналы интеграторов 7 и 11 подаются на входы блока 18, который определяет их отношение 5коэффициент асимметрии исследуемого сигнала относительно момента измере ния параметров сигнала 5аси(А « SOBUA Выходные сигналы интеграторов 11 и 17 подаются на входы блока 19, который определяет их отношение коэффициент монотонности сигнала V , Qgm. %ек Значения коэффициентов асимметрии и монотонности зависят только от формы анализируемого сигнала и момента измерения параметров сигнала, В случае монотонного и симметричного Относительно момента максимума сигнала значение коэффициента асимметрии Кд в момент максимума сигнала равно нулю, а значение коэффициента монотонности равно единице. В случае, когда исследуемый сигнал несколько асимметричен и немонотоне значения коэффициентов асимметрии и монотонности в момент максимума сигнала достигают локальных экстремумов. Скорость уменьшения коэффициента асимметрии Kg значительно меньше такой же скорости для К; ,. что позволяет с высокой степенью точнос ти выделять информативные симметрич ные и квазисимметричные выборки экспериментальных кривых по признак минимума значения коэффициента асим метрии. Устройство позволяет увеличить соответствие между величинами интегральных коэффициентов формы и фо МОЙ исследуемого сигнала, что обесп чивает повышение точности анализа формы сигнала. Формула изобретения Устройство для измерения интеграл ных коэффициентов формы электрических сигналов, содержащее три интегральных преобразователя, каждый из которых включает функциональный эле мент и интегратор, входом соединенный с выходом функционального элемента, блок синхронизации и два бло 26 ка определения отношений, причем выход интегратора первого интегрального преобразователя подключен к первому входу первого блока определения отношений, выход интегратора второго интегрального преобразователя - к второму входу первого блока определения отношений и первому входу второго блока определения отношений, выход интегратора третьего интегрального преобразователя - к второму входу второго блока определения отношений, отличающееся тем, что, с целью повышения точнрсти анализа формы путем увеличения соответствия между величина| 1 интегральных коэффициентов и формой исследуемого сигнала, оно снабжено линией задержки с 2Р отводами и двумя электронными коммутаторами, функциональный элемент первого интегрального преобразователя выполнен в виде формирователя модуля разности, функциональный элемент второго интегрального преобразователя - в виде сумматора, а функциональный элемент третьего интегрального преобразователя - в виде двух пиковых детекторов и сумматора, причем входы этого сумматора связаны с выходами пиковых детекторов, вход первого пикового детектора соединен с вторым входом формирователя модуля разности, вторым входом сумматора второго интегрального преобразователя и выходом второго электронного коммутатора, вход второго пикового детектора - с первым входом формирователя модуля разности, первым входом сумматора второго интегрального преобразователя и выходом первого электронного коммутатора, выходы блока синхронизации подключены к управляющим входам первого и второго электронных коммутаторов, Р сигнальных входов каждого из которых связаны с Р отводами линии задержки, входом соединенной с шиной исследуемого сигнала. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 731399, кл. G 01 R 29/02, 1977 (прототип).