Преобразователь сдвига фаз в код Советский патент 1982 года по МПК G01R25/02 

1

Изобретение относится к аналогоцифровой технике и может быть использовано в устройствах преобразования сдвига фаз двух электрических сигналов в цифровой код, наиболее целесообразно использовать его в качестве самостоятельного блока в различных автоматических системах управления, регулирования и

контроля производственными и тех- ю нологическими процессами, информационно-измерительных системах, в которых применяются цифровые вычислительные машины (ЦВМ).

Известен преобразователь сдвига is

фазы в код, основанный на измерении временного сдвига меж- . ду исследуемыми сигналами, растянутого в 3,610К раз средствами о дискретной техники, с последующим заполнением полученного интервала импульсами, следующими с частотой входного сигнала 1.

Однако он имеет низкое быстродействие. Например, для преобразования сдвига фаз в код с погрешностью в 10 требуется до ЗбО периодов входного сигнала.

Наиболее близким к предлагаемому преобразователю является устройство осуществляюе4ее измерение сдвига фаз в широком частотном диапазоне путем автоматического изменения частоты квантующих импульсов. Данный преобразователь , содержит двоичный счетчик импульсов сдвига фаз, двоичный счетчик импульсов периода, общий счетчик импульсов, два блока элементов совпадения с двумя элементами ИЛИ, делитель частоты на ЗбО и результирующий счетчик импульсов, соединенный через формирователь с генератором тактовой частоты и блоком управления, а также третий блок элементов совпадения, выходы которых чедез элемент ИЛИ подключены к формирователю, одни входы третьего блока элементов совпадения через делитель частоты соединены с.генератором тактовой частоты, а другие - с выходами реверсивного счетчика, входы которого через блок управления подключены к двоичному счетчику импульсов периода Г2. В этом устройстве весь частотный диапазон разрабатывается на ряд поддиапазонов. На выбор каждого поддиапазона затрачивается один период входного сигнала. Например, если весь диапазон разбит на 16 поддиапазонов, то в наихудшем случае на автоматический выбор предела измерения может быть затрачено 16 периодов входного сигнала, что является существенным недостатком данного устройства. Цель изобретения - повышение быстродействия в широком диапазоне частот. Поставленная цель достигается тем, что в преобразователь сдвига фаз в код, содержащий двоичный счет чик импульсов сдвига фаз, двоичный счетчик импульсов периода, соединен ные через блоки элементов совпадени с выходами общего счетчика, выходы обоих блоков элементов совпадения соединены с входами элементов ИЛИ peзy ьтиpyющий счетчик, один вход которого соединен с выходом первого элемента ИЛИ а другой - с блоком управления, вход общего счетчика соединен через формирователь с выходом генератора тактовой частоты и блоком управления, .вход которого через первый делитель частоты соеди нен с выходом второго элемента ИЛИ, второй вход первого делителя частот соединен с выходом блока управления и с входами двоичного счетчика импу сов сдвига фаз и двоичного счетчика импульсов периода, третий блок элементов совпадения, выходы которого через третий элемент ИЛИ подключены к формирователю, одни входы третьег блока элементов совпадения через вт рой делитель частоты соединены с генератором тактовой частоты, а дру гие - с выходами счетчика, один из входов которого соединен с выходом двоичного счетчика импульсов периода, введен второй формирователь импульсов, вход которого подключен к выходу двоичного счетчика импульсов периода, а выход - к установочному входу старшего разряда этого счетчика, а второй вход счетчика соединен с блоком управления. На чертеже приведена структурная схема преобразователя сдвига фаз в код. Преобразователь содержит формирователь 1, блок 2 управления 4, генератор 3 тактовой частоты 4, блок 4 определения отношений временных интервалов, состоящий из двоичного счетчика 5 импульсов сдвига фаз, двоичного счетчика 6 импульсов периода, общего счетчика 7 импульсов, двух блоков 8 и 9 элементов совпадений с двумя элементами 10 и 11 ИЛИ, первого делителя 12 частоты и результирующего счетчика 13 импульсов, а также второй формирователь 1, третий элемент 15 ИЛИ, третий блок 16 элементов,счетчик 18. Работа преобразователя основана на автоматическом выборе тактовой частоты в течение одного периода входного сигнала при одновременном измерении периода исследуемого си1- нала TX,с последующем измерении временного интервала Сх , пропорционального измеряемому сдвигу фаз путем заполнения временного интервала) импульсами выбранной тактовой частоты и автоматическом преобразовании результатов этих двух измерений в непосредственный отсчет сдвига фаз в градусах. Перед началом измерения счетчики 5,6,13 и 18 и делитель 12 часто- ты импульсом с блока 2 управления устанавливаются в нулевое состояние. Формирователь 1 из входных сигналов (J и и q формирует импульсы, равные по длительности периоду исследуемого сигнала Тх и времени запаздывания (опережения)Тх одного входного си|- нала относительно другого. Длительность этих импульсов определяет время заполнения импульсами тактовой частоты счетчиков 5 и 6. В течение первого периода входного сигнала на двоичный счетчик 6 импульсов периода поступает максимальная тактовая частота f , соответствующая верхнему поддиапазону исследуемых частот. При поступлении на вход счетчика 6 количества .импульсов 2, где п - разрядность двоичного счетчика, происходит переполнение этого счетчика частоiTOM Q, которое осуществляется за отрезок времени , Импульс переполнения поступает на счетчик 18, который через третий блок Тб элементов совпадения управляет работой второго делителя 17 частоты так, что с последнего через тот же блок 16 элементов совпадений и элемент 15 ИЛИ на заполнение счетчика 6 поступает тактовая частота /1, т.е. вдвое меньшая по сравнению q предыдущей тактовой частотой. Этот же импульс переполне ния счетчика 6 через формирователь I поступает в старший разряд счетчика 6. Таким образом, перед начало заполнения счетчика 6 тактовой частоты (3/1 в нем зафиксировано количество импульсов , что соответствует числу импульсов, поступивших на вход счетчика с учетом новой, уменьшенной вдвое тактовой частоты. Действительно, количес во импульсов N , поступивших с частотой о /Т.за отрезок времени и/ отравно , Если при заполнении счетчика 6 тактовой частотой вновь произойде переполнение, то импульс переполнения вызовет уменьшение тактовой частоты вдвое, (т.е., и через формирователь 1k поступит в старший разряд счетчика 6. Подобным образом будет осуществляться изменение тактовой частоты при заполне НИИ периода входного сигнала до тех пор, пока не будет выбран нужны поддиапазон. Следовательно, в течение одного периода TX входного сигнала в счетчике 6 фиксируется числ пропорциональное периоду Тх т.е. , (1) где i - номер частного диапазона (,,1,2,3... т). В течение следующего периода исследуемого сигнала по команде с блока 2 управления происходит измерение интервала Сх путем его заполнения импульсами выбранной тактовой частоты j , число которых подсчитывается двоичным счетчиком 5 импульсов сдвига фаз. Число импульсов Nlijподсчитанное этим счетчиком, состав ляет N, W По окончании интервала времени С происходит считывание информации со счетчиков 5 и 6 следующим образом , С блока 2 управления поступает команда, по которой импульсы максимальной тактовой частоты fо поступают в общий счетчик 7 импульсов. Выходные уровни триггеров разрядов двоичных счетчиков 5 и 6 управляют потенциальными входами блоков 8 и 9 элементов совпадений. Выход ныё сигналы триггеров разрядов общего счетчика 7 импульсов поступают на импульсные входы этих же блоков элементов совпадения. При совпадении обоих сигналов на входах этих блоков элементов совпадений появляются сигналы, которые проходят через элемент 10 ИЛИ на результирующий счетчик 13 импульсов и через элемент 11 ИЛИ на делитель 12 частоты. Состояния блоков 8 и 9 элементов совпадений и, следовательно, суммарную частоту на входе блоков 8 и 9 лементов совпадений задают состояния триггеров двоичных счетчиков 5,6 и 7. Например, трёггеры самых старших двоичных разрядов счетчиков 5 и 6 управляют элементами совпадений, на которые подаются сигналы т триггера самого младшего разряа общего счетчика 7 импульсов. Суммарная частота с выхода элеента 11 ИЛИ равна где NO - числовая емкость каждого из счетчиков и 7. Принимая во внимание выражение (1), получим Суммарная частота с выхода элемента .10 ИЛИ - (S, Учитывая выражение (2)получим При поступлении на делитель 12360 импульсов суммарной частоты{ выдается импульс переполнения на блок 2 управления, который прекращает доступ тактовой частоты на общий счетчик 7. Импульсы тактовой

7 в

частоты поступают

счетчик в темение времени

360

И)

At

fr

Число

подсчитанных

импульсов 13 имп

зультирующем счетчике

за интервал flt равно

Т

Принимая во внимание выражения {),16) и (7), получим

.Tx/Tx.Qx,

т.е. число будет равно непосредственно сдвигу фаз в градусах.

Таким образом, время преобразования данного устройства складывается из периода исследуемого сигнала TX I времени запаздывания (опережения ) одного входного сигнала относительно другого TXи времени автоматического преобразования результатов измерения TX и TX в непосредственный отсчет сдвига фаз в градусах, которое зависит от требуемой погрешности преобразования и быстродействия используемых элементов.

ОбщлТх--ьх

Для диапазона низких и инфранизких частот, для которых предназначен преобразователь, время At не превышает одного периода исследуемого сигнала. Следовательно, общее время преобразования в наихудшем случае составит не более трех периодов входного сигнала, в то время, как в известном устройстве онр может составить до (vn+1) периодов исследуемого сигнала, где(т+1) - количество поддиапазонов частот исследуемых сигналов.

Таким образом, выигрыш в быстродействии получается равным mfl -Tj(/3Tx Например, при он равен 5 и

увеличивается с возрастанием значения m .

8

Формула изобретения Преобразователь сдвига фаз в код, содержащий двоичный счетчик импульсов сдвига фаз, двоичный счетчик импульсов периода, соединенные через блоки элементов совпадения с выходам общего счетчика, выходы обоих блоков элементов совпадения соединены с входами элементов ИЛИ, результирующий счетчик, один вход которого соединен с выходом первого элемента ИЛИ, а другой - с блоком управления, вход общего счетчика соединен через формирователь с выходом генератора тактовой частоты и блоком управления вход которого через первый делитель частоты соединен с выходом второго элемента ИЛИ, второй вход первого делителя частоты соединен с выходом блока управления и с входами двоичного счетчика импульсов сдвига фаз и двоичного счетчика импульсов периода, третий блок элементов совпадения, выходы которого через третий элемент ИЛИ подключены к формирователю, одни входы третьего блока элементов совпадения через второй деЛитель частоты соединены с генератором тактовой частоты, а другиес выходами счетчика, один из входов которого соединен с выходом двоичного счетчика импульсов периода, отличающийся тем, что, с целью повышения быстродействия, в него введен второй формирователь импульсов, вход которого подключен к выходу двоичного счетчика импульсов периода, а выход - к установочному входу старшего разряда этого счетчика, а второй вход счетчика соединен с блоком управления.

Источники информации, принятые во внимание при экспертизе

КАвторское свидетельство СССР W 270065, кл. Ci-OlR 25/08, 11.02.69

2. Авторское свидетельство СССР tf 310195, кл. Q 01 R 25/02, 03.11.69