Устройство для сравнения чисел Советский патент 1982 года по МПК G06F7/04 

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

1

Изобретение относится к автоматике и вычнслительной технике и предназначено для сравнения трех двоичных чисел и выбора среднего или большего в зависимости от настройки устройства.

Известно устройство сравнения, содержащее регистры, элементы И, ИЛИ, триггеры, предназначенное для сравнения двоичных чисел и выбора максимального или минимального числа 1.

Недостатком устройства является низкое быстродействие, большие аппаратурные затраты для сравнения трех чисел, а также неэффективность работы при выборе среднего.

Наиболее близким к предлагаемому по технической сущности является устройство для выбора среднего, содержащее схемы сравнения и п узлов анализа, где п - число разрядов сравниваемых чисел, а также узел управления, анализатор результатов сравнения 2.

Недостатком устройства является низкое быстродействие, поскольку результат сравнения чисел формируется за п тактов работы

схемы, а также невозможность выбора большего.

Цель изобретения - повышение быстродействия, и расширение функциональных возможностей за счет определения среднего из трех чисел.

Поставленная цель достигается тем, 1то в устройство для сравнения чисел, содержащее m поразрядных узлов анализа, i-ьш информационный вход каждого j-ro из которых соединенные с ишной j-ro разряда i-ro числа, где v j 1,2, ..., m; i 1, 2, 3, ..., m, m - число разрядов сравниваемых шсел, каждый k-ый ВЫХОД переноса каждого j-ro поразрядного узла анализа, где k 1,2,..., 6, соединен с k-ым входом задания (j + 1)-го поразрядного узла анализа, входы .управления поразряднь1х узлов анализа подключены к шине управления устройства, первый, третий, , и пятый входы задания первого поразрядного узла анализа подключены к шине нулевого логического уровня; каждый поразрядный узел анализа содержит входные злементы Ивходные элементы запрета, элементы НЕ, вы394ходные элементы И, элементы ИЛИ, причем i-ый информационный вход узла соединен с информационным первым входом i-ro входного элемента запрета, выход которого подключен к первому входу i-ro элемента i-ro ИЛИ, выход каждого из которых соединен с i-ым входом узла анализа результата, с первым входом i-ro выходного элемента И, с i-ым выходом переноса поразрядного узла анализа. с первым входом (i + 3)-го выходного элемента И, с первым входом (i + 6)-го выход ного элемента И и через i-ый элемент НЕ с первым входом (i + 9) -го выходного элемента И, выход первого элемента ИЛИ подключен ко второму входу одиннадцатого и к первому входу двенадцатого выходных элементов, выход второго элемента ИЛИ сое. динен со вторыми входами восьмого и двенад цатого выходных элементов И, выход третьего элемента ИЛИ подключен ко второму входу десятого и третьему входу одиннадцатого выходных элементов И, выход первого элемента НЕ соединен со вторыми входами пятого, девятого и третьего выходных элементов И, выход второго элемента НЕ подключен ко вторым входам первого, шестого, и седьмого выходных элементов И, выход третьего элемента НЕ соединен с третьими выходами первого и второго выходных элементов И и со вторым входом восьмого выходного элемента И, вход управления узла подключен к третьим входам четвертого, пятого, шестого, седьмого, восьмого и девятого выходных элементов И, ко входу управления узла анализа результата, через четвертый элемент НЕ к четвертым входам первого, второго,, третьего, четвертого, шестого, де вятого выходных элементов Инк первым входам четвертого, пятого, шестого входных элементов И, выходы которых подключены ко вторым входам первого, второго, третьего элементов ИЛИ соответственно, каждый 1-ый вход задания соединен со вторым входом (1 + 3)-го входного элемента И, каждый (i + 3)-ый вход задания подключен к управляющему входу (i - 3)-го входного элемента запрета, к третьему входу (i + 3)-го входного элемента И и кпервому входу {i+l)-ro элемента ИЛИ,. выходы первого, пятого, девя того, десятого выходных элементов И соединены со вторыми, третьими, четвертыми и п тым соответственно входами четвертого элемента ИЛИ, выход которого подклюяеи к четвертому выходу переносов, выходы второго, шестого, седьмого и одиннадцатого вы ходных элементов И соединены со вторым, третьим, четвертым, пятым входами пятого элемента ИЛИ, выход которого подключен к пятому выходу переносов, выходы тре651тьего, четвертого, восьмого и двеннадцатого выходных элементов И соединены со вторым, третьим, четвертым, пятым входами шестого элемента ИЛИ, выход которого подключен к 5 шестому выходу переносов, узел анализа результата содержит элементы И, ИЛИ. Каждый 1-ый вход узла соединен с первыми входами i-ro элемента И и 1-го элемента ИЛИ, вторые входы которых соединены со входом управления узла, выход первого, второго, третьего элементов ИЛИ подключей ко вторым входам третьего, первого и второго элементов И соответственно, выходы элементов И соединены со входами четвертого элемента ИЛИ. На фиг. 1 приведена блок-схема устройства; на фиг. 2 - функциональная схема одного из поразрядных узлов анализа; на фиг. 3 -функциональная схема узла анализа результата. Устройство содержит п одинаковых поразрядных узлов 11, 12, . . ., In- анализа, где п - количество разрядов сравниваемых чисел, входы 2-4 первого, второго, треьтего сравниваемых чисел, первый, второй и третий входы 5-7 первой группы входов переноса, первый, второй и третий входы 8-10 второй группы входов переноса, первый, второй и третий выходы 11-13 первой группы выходов переноса, первый, второй и третий выходы 14-16 второй группы переноса, управляющий вход 17, выходные выводы 18 устройства. Входы 5-7 первой гр)тшы входов переноса (п + 1)-го поразрядного узла анализа соединены соответственно с выходами 11-13 первой группы выходов переноса -п-го поразрядного узла анализа, Входы 8-10 второй группы входов переноса (п + 1)-го поразрядного узла анализа соединены соответственно с выходаиди 14-16 второй группы выходов переноса п-го поразрядного узла анализа. Каждый поразрядный узел анализа содержит узел 19 анализа результата, элементы НЕ 20-22, элементы ИЛИ 23-28, элемент НЕ 29, элементы И 30-47, элементы 48-51 запрета. Вход управления 51 узла 19 анализа результата, который содержит элементы ИЛИ 52-55, элементы И 56-58, входы 59-61. Устройство работает следующим образом. На входы 2-4 поступают сравниваемые гьразрядиые числа, причем первый разряд трех чисел поступает на первый поразрядный узел 1 анализа, а п-й разряд - п-й поразрядный узел 1 анализа. На управляющий вход 17 подается единичный или нулевой потенциал. При подаче единичного потенциала устройство вырабатывает на выходах 18 всех поразрядных узлов 1 анализа большее из трех сравниваемых чисел, при подаче нулевого потенциала

устройство вырабатывает на выходах 18 всех поразрядных узлов анализа среднее из трех сравниваемых чисел. На входы 8-10 первого поразрядного узла анализа подается нулевой потенциал, на входы 5-7 первого поразрядного узла 1 анализа может быть подан либо единичный, либо нулевой потенциал, т.е. СИ не влияет на работу первой схемы вы- . бора.

На выходах 11-13 п-го поразрядного узла анализа формируются сигналы первой группы переноса в следующий разряд, которые поступают на входы 5-7 (п + 1) поразрядного узла анализа. На выходах 14-16 п-го поразрядного узла 1 анализа формируются сигналы второй группы переноса в следующий разряд, которые поступают на входы 8-10 (п + 1)-го поразрядного узла анализа. По окончании процесса сравнения на выходах 18 вырабатывается искомое число. Если на выходах 14-16 последнего поразрядного узла анализа формируется нулевой сигнал, то число, сформированное на выходах 18, .искомое. Если на выходах 14-16 последнего поразрядного узла анализа формируется единичный сигнал, то число, сформированное на выходах 18, не искомое.

Если на управляющий вход 17 подан нулевой потенциал, то искомое число - среднее из трех сравниваемых.

На входы 2-4 поразрядного узла 1 анализа поступает один из разрядов каждого из трех сравниваемых чисел. Допустим, что во всех предыдущих разрядах авниваемые. числа равны, тогда на входы 8-10 данного поразрядного узла анализа поступают нулевые потенциалы выходов 14-16 предыдущего поразрядного узла 1 анализа. Эти сигналы запрещают прохождение сигналов со входов 5-7 и разрещают прохождение сигналов со входов 2-4 на входы элементов И 30-32, ИЛИ 2325 соответственно, с их выходов на входы соответственно 30-32 узла 19 анализа рвзульт та. Управляющим нулевым сигналом со входа 17 узел 19 анализа настраивается на вьшолнение функции мажоритарного элемента.

Таким образом, на выходе 18 узла 19 анализа вырабатывается сигнал, равный среднему из трех сигналов на входы 2-4.

Одновременно с выходов элементов И 30-32 ИЛИ 23-25 сигналь непосредственно и через соответствующие элементы НЕ 20-22 поступают на входы элементов И 33-47, ИЛИ 2628 соответственно, на выходах 14-16 которых формируются сигналы переноса в следующий разряд каждого из чисел; единичный сигнал, если данное число отбрасывается, и нулевой сигнал, если данное число остается для анализа в следующем разряде.

Если искомое число больщее из трех чисел, то на входы 2-4 поразрядного узла I анализа поступает один из разрядов каждого из трех сравниваемых чисел.

Допустим, что во всех предыдущих разрядах сравниваемые числа равны, тогда на входы 3-10 данного поразрядного узла анализа поступают нулевые потенциалы с выходов 1416 предьщущего поразрядного узла анализа. Эти сигналы запрещают прохождение сигналов

0 со входов 5-7 и разрещают прохождение сигналов со входов,, 2-4 на входы элементов И 30-32, ИЛИ 23-25 соответственно, а с их выходов на соответствующие входы 30-32 узла 19 анализа результата. Угфавляющим еди5ничным сигналом со входа 17 узел 19 анализа результата настроен на выполнение функция ИЛИ. Таким образом, на выходе 18 узла анализа результата формируется сигнал, равный больщему значению данного разряда одного из чисел..

Одновременно с выходов элементов И 3032, ИЛИ 23-25 сигнала непосредственно и через соответствующие элементы НЕ 20-22, поступают на входы элементов И 33-47, ИЛИ 26-28 соответственно, на выходах 14-16 которых формируются сигналы переноса в следующий разряд для каждого из чисел: , единичный сигнал, если данное число отбрасьтается; нулевой сигнал, если данпое число остается для анализа в следующем разряде.

Устройство обладает более высоким быстродействием по сравнению с известным и позволяет получать результат сравнения за один такт. Таким образом, быстродействие устройства ограничивается только временем протекания переходных процессов в элементах схемы.

Формула изобретения

ч.

0n.f

6ff

SJ

S

949651 fff

ffff

cf/

cf/

fff

Фп.З