Запоминающее устройство Советский патент 1982 года по МПК G11C19/28 

(54) ЗАПОМИНАКХЦЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах динамической памяти, а также для хранб:ния как аналоговой, так и цифровой информации с электрическим и оптическим вводом.

Известно.запоминающее устройство (ЗУ), содержащее первый операционный усилитель (ОУ), аналоговый ключ, накопительный конденсатор и второй ОУ, осуществляющее запоминание одной выборки аналогового сигнала Cl.

Недостатками этого устройства являются его сложность и невозможность одновременного хранения большого числа выборок аналоговых сигналов . . ,

Наиболее близким техническим решением к изобретению является ЗУ, содержащее сдвиговый регистр на приборах, с зарядовой связью ,ПЗС) с выходной, и входной шинами, шингичи управления записью и считыванием, первая, шина управления переносом которого соединена с выходом формирователя импульсных сигналов, импульсный вхЬд которого соединен с выходом устройства управления переносом, вход устройства управления переносом

подсоединён к шине управления режимом работы запоминающего устройства, вторая шина управления переносом сдвинутого регистра соединена с шиной питания 2.

Недостатком этого устройства является большое потребление мощности, обусловленное большим рассеянием мощности, особейно на высоких так10товых частотах, расходуемой при заряде емкости шины управления переносом сдвигового регистра с помощью ключевого элемента и при последующем ее разряде в процессе формирова15ния прямоугольного управляющего импульса напряжения.

Цель изобретения - снижение потребляемой устройством мощности.

Поставленная цель достигается тем,

20 что в запоминающее устройство, содержащее сдвиговый регистр, формирователь импульсов и блок местного управления, первый выход которого подключен к первому входу формирова25теля импульсов, выход которого соединен с первым выходом переноса сдвигового регистра, второй выход переноса которого подключён к первой шине питания, а первый и второй упр&в30 ляющие и информационные вход и выход являются соответственно входам управления записью, управления счи тыванием, информационными входом выходом устройства, введены управляемый ключ, блок подстройки.ампли туды импульсов и элемент подстройк длительности импульсов, первый вывод которого соединен с выходом уп равления ключа, а второй вывод - с выходом формирователя импульсов и входом блока подстройки амплитуды импульсов, выход которого подключен ко второму входу формирователя импульсов, первый вход управляемог ключа соединен со вторым выходом блока местного управления, а второ вход соединен с второй шиной питания. Управляемый ключ содержит управ ляющие транзисторы п-р-п-типа, клю чевой транзистор р-п-р-типа, резисторы и диод, причем база первог управляющего транзистора соединена с первым выводом первого резистора а коллектор подключен к базе второ управляющего транзистора, эмиттер которого соединен с шиной нулевого потенциала, а коллектор - с первым выводом второго резистора и базой ключевого транзистора, коллектор которого подключен к аноду диода, катод которого соединен с эмиттером ключевого транзистора и вторыми вы водами резисторов, эмиттер первого управляющего транзистора, эмиттер и коллектор ключевого транзистора являются соответственно первым и в рь1м входами и выходом ключа. Блок подстройки амплитуды импуль сов содержит дифференциальный усилитель, нагрузочный элемент, накопительный элемент и элемент развязки, первый выход которого является входом блока, а второй вывод подклю чен к первым выводам нагрузочного и накопительного элементов и прямому входу дифференциального усилителя, инверсный вход которого соединен с шиной смещения, а выход является, вы ходом блока, вторые выводы накопительного и нагрузочного элементов подключены соответственно к шине .нулевого потенциала и к третьей шине питания. Формирователь импульсов содержит третий управляющий и усилительный -транзисторы п-р-п-типа и третий резистор, первый вывод которого под ключен к базе третьего управляющего транзистора, коллектор которого сое динен с базой усилительного транзистора, эмиттер которого подключён к шине нулевого потенциала, а коллектор является выходом блока, первым и вторым входами которюго яв ляются с.оответствённо эмиттер третьего управляющего транзистора и вт рой вывод третьего резистора. На фиг.1 приведены функциональная схема предложенного устройства и принципиальные схемы управляемого ключа, формирователя импульсов, и блока подстройки амплитуды импульсов; на фиг.2 - временные диаграммы, поясняющие работу устройства. ЗУ содержит (фиг.1) сдвиговый ре.гистр 1 на ПЗС с информационным вхо-. дом 2, выходом 3, входом 4 управления записью, входом 5 управления считыванием, первым 6 и вторым 7 выходами переноса; формирователь 8 импульсов с первым 9 и вторым 10 входами и выходом 11; блок 12 местного управления с первым 13 и вторым 14 выходами; блок 15 подстройки амплитуды импульсов; первую 16 и вторую 17 шины питания; элемент 18 подстройки длительности импульсов, например индуктивный элемент, и управа ляемый ключ 19. Управляемый ключ содержит первый 20 и второй 21 управляющие транзисторы п-р-п-типа, ключевой транзистор 22, диод 23, первый 24 и второй 25 резисторы. Блок 15 подстройки амплитуды импульсов содержит элемент 26 развязки, например диод, накопительный элемент 27, например конденсатор, нагрузочный элемент 28, например резистор, дифференциальный усилитель 29 с прямым 30 и инверсным 31 входами и шину 32 смещения. Формирователь 8 импульсов содержит третий управляющий 33 иусилительный 34 транзисторы, п-р-п-типа и третий резистор 35. На фиг.1 обоз-, начен вход 36 устройства. На фиг . 2 обозначены: уровни напряжения Ujj, на входе 36 устройства, уровни напряжения U-j и импульсы напряжения u/j, соответственно на выходах 14 и 13 блока 12, импульсы напряжения U и уровень напряжения U-; соответственно на выходах 6 и 7 регистра 1, уровень напряжения питания и2 на шине 17 питания, напряжение и.иа коллекторе транзистора 22, нижний уровень UH напряжения закон изменения тока i в элементе 18. Описанное ЗУ работает следующим образом. В режиме хранения информациц, на выходе 6 регистра 1 поддерживается уровень напряжения и, определяющий нижний уровень импульсов О управления переносом,- выход 7 находится под более высоким потенциалом хранения U-J. При этом информационные заряды локализуются под электродами, присоединенными к выходу 7 регистра 1. В некоторый момент времени tg (фиг.2) на входы 4 управления записью и 5 управления считыванием

(фиг.1) поступает сигнал начала записи информации, поступающий на вход 2 (либо начала считывания информации с выхода 3). Одновременно на вход 36 устройства подается управляющий импульс. На выходе 14 блока 12 формируется импульс, который подается на вход ключа 19 и замыкает его. При этом элемент 18 подключается через замкнутый ключ 19 к шине 17 питания с напряжением V, Происходит ударное возбуждение колебательного контура, образованного элементом 18 и паразитным конденсатором шины управления переносом, подключенной к выходу 6.

Для обеспечения незатухающего процесса колебаний в контуре с выхода 11 формирователя 8 на выход подаются импульсы тока с частотой повторения, определяемой блоком 12, равной резонансной частоте контура ujp (возможно применение частот субгармоник, т.е. bUp/2,шр/3 и т.д.). Амплитуда импульсов тока на выходе 11 регулируется с помощью блока 15, который поддерживает на. входе 1-0 формирователя 8 необходимый потен. циал, обеспечивающий на выходе 6 незатухающие колебания.

Происходит перенос информации в регистре 1, а также запись и/или считывание информации в зависимости от состояния входов 4 и 5.

Перевод запомииающёго устройства в режим хранения информации осуществляется по сигналу, поступающему на вход 36 блока 12. В момент t когда ток в элементе -18 равен нулю, а напряжение на выходе 6 управления переносом равно UH/ управляемый ключ 19 по сигналу с выхода 14 размыкается и колебания напряжения на выходе б прекращаются, а также прерываются импульсы на выходе 13 блока 12. Блок 15 обладает памятью, поэтому амплитудные значения напряжений последующих групп управляющих колебаний на выходе 6 устанавливаются практически с первого колебания.

Условие, считывания части информации, хранящейся .в ЗУ, без искажения оставшейся информации определяет требования к форме колебаний напряжения на выходе 6 Наличие остаточных колебаний после момента времени ., может привести к уничтожению части информационных зарядов пакетов или к взаимным перекрытным искажениям зарядовых пакетов, хранившихся в соседних ПЗС-ячейках регистра 1. Кроме того, если размыкание ключа происходит в момент

„ 2Ji

t t + &t , где ДЦ«Т--р

2Jin

то в элеп - 1, 2,...

0+Шр

менте 18 возникает ЭДС самоиндукции. Она может вывести из строя управляемый ключ 19, который снижает требования к стабильности момента окончания импульса на его первом входе;

t. ,, 0.At,.-.

. КЛК1Ч 19 работает следующим образом.

В исходном состоянии при на

0 первом выходе ключа 19 - нулевой потенциал, транзистор 20 насыщен, транзисторы 21 и 22 закрыты (ключ 19 разомкнут). В момент времени t to на эмиттер транзистора 20 подается

5 единичный логический сигнал, и эмиттерный переход закрывается. Ток резистора 25 отпирает транзистор 21, коллекторный ток которого создает на резисторе 24 падение напряжения

0 насыщающее транзистор 22. На коллекторе транзистора 22 напряжение скачком изменяется до величины

,Urj и,:,,где OKH - напряжение насыщения транзистора 22. Начинается

5 заряд паразитного конденсатора шины с управления переносом на выходе 6 током, протекающим от шины 17 питания через насыщенный транзистор 22 и элемент 18. В момент, когда напря0жение на конденсаторе С достигает

величины П/2, ток в элементе 18 максимален, и дальнейший заряд конденсатора С происходит за счет энергии магнит- ого поля, запасенной в индуктивности элемента 18. После того,

5 как напряжение на конденсаторе С достигает максимального значения, ток в элементе 18 меняет направление. Начинается разряд конденсатора С. При этом ток протекает через насыщенный

0 транзистор 22 и открытый диод 23. Если в промежутос времени, когда происходит разряд конденсатора С, за.переть транзистор 22, то разряд продолжается через диод 23 и по оконча5НИИ процесса разряда колебания напряжения на выходе 6 прекращается.0

Блок 15 и формирователь 8 работает следующим образом.

В режиме переноса информационных

0 зарядовых пакетов вдоль регистра 1 на вьаходе 6 поддерживается незатухающий колебательный процесс. Если минимальные значения напряжения на выходе 6 оказываются больше, чем

5 потенциал на шине 32 питания (напряжения смещения), то диод.26 не открывается и конденсатор 27 заряжается через резистор 28 до напряжения, соответствующего минимуму на0пряжения на выходе 6. На выходе усилителя 29 появляется усиленная разнрсть потенциалов, на его входах 30 и 31 со знаком плюс. При этом импульсы тока коллектора транзистора 34 в формирователе 8 увеличиваются по амплитуде, и возрастает ампли.туда колебаний напряжения на выходе б регистра 1. Подстройка амплитуды управляющих колебаний происходит до тех пор, пока минимальное значение напряжени на выходе б не сравняется с напряжением на шине 32 (напряжением смещения) , Если постоянная времени цеп конденсатор 27 - резистор 28 много больше максимального времени кранеНИН запоминающего устройства, то режим блока 15 мало меняется за вре М9 пауз между сериями управляющих сигналов, и колебания имеют постоянную амплитуду.,. Потребляемая устройством от источника питания мощность снижается за счет колебательного периодическо перераспределения энергии из электрического поля конденсатора С шины управления переносом на выходе 6 регистра 1 в .магнитное индуктивности элемента 18 и наоборот. Технико-экономическое преимущест во предложенного устройства заключа ется в снижении, по сравнению с про тотипом, потребляемой мощности. Формула изобретения 1. Запоминающее устройство, содержащее сдвиговый регистр, формиро ватель импульсов,и блок местного уп равления, первый выход которого под ключен к первому входу формировател импульсов, выход которого соединен с первым выходом переноса сдвиговог регистра, второй выход переноса кот рого подключен к первой шине питани а первый и второй управляющие и ин- .формационные вход и выход являются соответственно входами управления записью, управления считыванием, ин формационными входом и выходом устройства, отличающееся тем, что, с целью снижения потребля емой мощности, оно содержит управля емый ключ, блок подстройки амплитуды импульсов и элемент подстройки длительности импульсов, перйый которого соединен с выходом управляемого ключа, а второй вь1вод с выходом формирователя импульсов и входом блока подстройки амплитуды импульсов, выход которого подклю чен ко второму входу формирователя импульсов, первый вход управляемого ключа соединен со вторым выходом блока местного управления, а второй соединен с второй ишной питания. 2.Устройство по п.1, о т л и .чающееся тем, что управляемый ключ содержит управляющие транзисторы п-р-п-типа, ключевой транзистор , резисторы и диод, причем база первого управляющего транзистора соединена с первым выводом первого резистора, а коллектор подключен к базе второго управляющего транзистора, эмиттер которого соединен с шиной нулевого потенциала, а коллектор -.с первым выводом второго резистора и базой ключевого транзистора, коллектор которого подключен к аноду диода, катод которого соединен с эмиттером ключевого транзистора и вторыми выводами резисторов, эмиттер первого управляющего транзистора, эмиттер и коллектор ключевого транзистора являются соответственно первым и вторым входами и выходом ключа. 3.Устройство по П.1, о т л и чающееся тем, что блок подстройки амплитуды импульсов содержит дифференциальный усилитель, нагрузочный элемент, накопительный элемент и элемент развязки, первый выход которого является входом блока, а второй вывод подключен к первым выводам нагрузочного и накопительного элементов и прямому входу дифференциального усилителя, инверсный вход которого соединен с шиной сме- . щения, а выход является выходом блока, вторые выводы накопительного и . нагрузочного элементов подключены соответственно к шине нулевого потенциала и к третьей шине питания. 4.Устройство по П.1, о т л и чающееся тем, что формирователь импульсов содержит третий управляющий и усилительный транзисторы п-р-п-типа и третий резистор, первый ВЫВОДкоторого подключен к базе третьего управляющего транзистора, коллектор которого соединен с базой усилительного транзистора, эмиттер которого подключен к шине нулевого потенциала, а коллектор является выходом блока, первым и -вторым входами которого являются соответственно эмиттер третьего управляющего транзистора и второй вывод третьего резистора. Источники информации, принятые во внимание при экспертизе 1.Аналоговые интегральные схемы. Под ред. Дж.Конмели. И., Мир} 1977, с. 281. 2.Патент ОНА № 4216386, кл. 307/221, опублик. 1980 (прототип) .

3S