Устройство для моделирования нейрона Советский патент 1982 года по МПК G06G7/60 

Изобретение относится к устройствам моделирования нервной системы и может быть использовано в системах распознавания образов и управ ления. . Известно, устройство для моделиро вания нейрона,,состоящее из блока питания, блока сравнения, формирователя выходных импульсов, формирователя .порога, блока управления резисторными элементами, аддитивного сумматора, соединенных с ним блоков моделирования синаптических элементов, каждый из которых включает управляемый резисторный элемент, соединенный с ним выходом накопитель, входы которого соединены с внешним входом устройства для моделирования нейрона и с блоком управления резис торными элементами tl. J. К недостаткам этого устройства относится невозможность моделирован вызванных постсинаптическмх потенциалов. Последние по форме и длительности существенно отличаются от спайков, но в данном устройстве для моделирования нейрона входные сигналы идут через блоки моделирования синаптических элементов и аддитивный сумматор в блок сравнения без изменения их длительности и формы . Наиболее близким к предлагаемому является устройство для моделирования нейрона, содержащее блок питания, элемент сравнения, выход которого подключен к входу блока формирования выходного сигнала и через блок формирования порогового значения к первому входу элемента сравнения и аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапсов, содержащие последовательно соединенные буферные каскады, резисторы и элементы задержки. Кроме этого, устройстве содержит группы блоков моделирования синапсов, аддитивные сумматоры, последовательно соединенные через элементы задержки, блок управления резисторными элементами, а в блоках моделирования синапсов накопители и элементы И 2J. Недостатком известного устройства также является невозможность моделирования вызванных постсинаптических потенциалов, так как оно также не содержит в себе функциональных элементов, изменяющих форму и длительность входных сигналов, Нелинейное изменение амплитуды входного сигнала в блоке моделирования синапса при совпадении входного сигнала с выходным сигналом аддитивного сумматора посредством логических элементов И накопителей и управляемых резисторных элементов незначитель но преобразует форму входного сигнала по сравнению с изменением формы спайка (потенциала действия) при преобразовании его в вызванный постсинаптический потенциал и происходит случайным образом, поэтому не способ но обеспечить моделирование вызванных постсинаптических потенциалов. Цель изобретения - повышение точности моделирования за счет моделиро вания вызванных постсинаптических потенциалов. Поставленная цель достигается тем что в устройство для моделирования нейрона, содержащее элемент сравнения, выход которого подключен к входам формирователя импульсов и блока формирования порогового значения, вы ход формирователя импульсов подключен к первому входу элемента сравнения, и аддитивный сумматор, входы ко торого соединены с выходами блоков моделирования синапсов, каждый из которых включает последовательно сое диненные согласующий элемент, масшта бирующий резистор и элемент задержки, введен блок моделирования вызванных постсинаптических потенциало вход которого соединен с выходом адд тивного сумматора, выход блока формирования порогового значения подключен к управляющему входу блока мо делирования вызванных постсинаптиче ких потенциалов, выход которого сое динен с вторым входом .элемента срав- 55 щие

нения, причем блок моделирования вызванных постсинаптических потенциалов содержит масштабирующий резистор.

входами устройства, масштабирующие резисторы 3 и элементы 4 задержки, аддитивный сумматор 5. блок 6 моде34ограничительный диод, интегрирующий ; конденсатор, управляющий транзистор и два токоразрядных резистора, один вывод масштабирующего резистора является входом блока моделирования вызванных постсинаптических потенциалов, другой вывод масштабирующего резистора через ограничительный диод подключен к выходу блока моделирования вызванных постсинаптических потенциалов, одному выводу первого ти поразрядного резистора, к электроду управляющего транзистора и к одной обкладке интегрирующего конденсатора, другая обкладка которого соединена с шиной нулевого потенциала и через второй токоразрядный резистор с другим выводом первого токоразрядного резистора и с коллектором управляющего транзистора, база которого подключена к управляющему входу блока. Включение блока моделирования вызванных постсинаптических потенциалов перед элементом сравнения обеспечивает моделирование.систематического преобразования входных сигналов в вызванные постсинаптические потенциалы. Включение в блок моделирования вызванных постсинаптических потенциалов конденсатора позволяет изменять входные сигналы по форме и длительности аналогично изменениям при переходе от спайков (потенциалов действия) к вызванным постсинаптическим потенциалам в реальном нейроне. Включение е блок моделирования вызванных постсинаптических потенциалов транзистора, поз- . воляет моделировать сбрасывание вызванного постсинаптического потенциала в реальном нейроне при генерировании и спайка. hfa фиг. 1 изображена функциональная схема предлагаемого устройства для моделирования нейрона; на фиг. 2 принципиальная схема блока моделирования вызванных постсинаптических потенциалов; на фиг. 3 входные и выходные сигналы блока моделирования вызванных постсинаптических потенциалов. Устройство для моделирования нейрона состоит (фиг. 1) из блоков 1 моделирования синапсбв, содержащих последовательно соединенные согласуюэлементы 2, входы которых служат

лирования вызванных постсинаптических потенциалов, элемент 7 сравнения, блок 8 формирования порогового значения, формирователь 9 импульсов. Блок 6 состоит из масштабирующего резистора 10, ограничительного диода

11,интегрирующего конденсатора 12, управляющего транзистора 13, первого и второго токоразрядных резисторов И и 15.

Устройство для моделирования нейрона работает следующим образом.

На входы блоков 1 моделирования синапсов поступают входные сигналы импульсы напряжения прямоугольной формы, инвертированные (тормозные синапсы) или неинвертированиые (возбуждающие синапсы) в согласующих элементах 2 (фиг. 1) проходят через резисторы 3) изменяя амплитуду в соответствии со значениями сопротивлений последних, и через элементы k задержки на вход аддитивного сумматора 5, в котором происходит их сложение по амплитуде и знаку, а суммарный сигнал поступает на -вход блока 6. В последнем ток, вызванный входными сигналами, проходит через резистор 10 (фиг. 2), диод 11 и конденсатор 12 на шину нулевого потенциала, заряжая при этом конденсатор

12,который затем разряжается через резисторы 1 4 и 15. Напряжение на конденсаторе 12 образует выходной сиг нал блока 6, формы входных и выходных импульсов которого показаны на

фиг. 3, откуда видно, что превышение амплитуды выходного сигнала, соответг ствующего последовательности входных импульсов, над амплитудой выходного сигнала, соответствующего отдельному входному импульсу., пропорционально частоте импульсов во входной последовательности. Посредством подачи сигнала с выхода устройства для моелирования нейрона на базу транзис- . тора 13 (фиГ; 2) происходит ускоренный разряд конденсатора 12 через открытый транзистор 13 и резистор 15. Из блока 6 (фиг. 1) сигналы идут на вход элемента 7 сравнения, в котором происходит сравнение их амплитуды с пороговым значением. При превышении последнего разностный сигнал идет в формирователь 9 откуда сигнал идет на выход устройства для моделирования ейрона, а также на управляющий вход лока 6, что приводит к ускоренному разряду конденсатора 12 (фиг. 2) и

обеспечивает моделирование сбрасывания вызванного постсинаптического потенциала в реальном нейроне при генерировании им спайка. С выхода элемента 7 сравнения сигнал идет также на вход блока 8, который устанавливает пороговое значение на максимальный уровень, а затем постепенно снижает его до минимального уровня, который равен амплитуде выходного сигнала блока 7 при входном сигнале в виде отдельного импульса. Это обеспечивает обрабатываниевходного сигнала устройством для моделирования нейрона как частотно-модулированного, что повышает помехоустойчивости передачи информации в нейронной сети, сформированной из предлагаемых устройств для моделирования нейрона. Увеличение длительности вход|мых импульсов в блоке 6 и изменение их формы снижает требования к точности расположения импульсов во входной последовательности, так как изменени расположения импульса во входной последовательности изменяет амплитуду выходного сигнала блока 6, следовательно, и частоту выходного сигнала устройства моделирования нейрона непрерывно и в меньшей мере, чем это происходит при подаче на вход элемента 7 сравнения непосредственно прямоугольных импульсов.

благодаря введенному блоку повышается точность моделирования ипо мехоустойчивость передачи информации.

Формула изобретения

1. Устройство для моделирования нейрона, содержащее элемент сравнения , выход которого подключен к входам формирователя импульсов и блока формирования порогового значения, выход формирователя импульсов подключен к первому входу элемента сравнения, и аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапсов, каждый из которых включает последовательно соединенные согласующий элемент, масштабирующий резистор и элемент задержки, отличающееся тем, что, с целью повышения точности моделирования, в него введен блок моделирования вызванных постсинаптических потенциалов, вход которого со единен с выходом аддитивного сумматора, выход блока формирования поро, гового значения подключен к управляющему входу блока моделирования вызванных постсинаптических потенциалов выход которого соединен с вторым входом элемента сравнения, блок моделирования вызванных постсинаптических потенциалов содержит масштабирующий резистор, ограничительный диод, интегрирующий конденсатор, управляющий транзистор и два токоразрядных резистора, один вывод масштабирующего резистора является входом блока моделирования вызванных постсинаптических потенциалов, другой вывод масштабирующего резистора через ограничительный диод подключен к выходу блока моделирования вызванных постсинаптических потенциалов, одному выводу первого токоразрядного резистора, к электроду управляющего транзистора и к одной обкладке интегрирующего конденсатора, другая обкладка которого соединена с шиной нулевого потенциала и через второй токоразрядный резистор с другим выводом первого тока разрядного резистора и с коллектором управляющего транзистора, база которого подключена к управляющему входу блока. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР tr , кл. G 06 G 7/60, Э7. 2. Авторское свидетельство СССР по заявке № 2889909/18-2, кл. G Об G 7/60, 1980.

фиг.З