Устройство динамического приоритета Советский патент 1983 года по МПК G06F9/50 

(54) УСТРОЙСТВО ДИНАМИЧЕСКОГО ПРИОРИТЕТА

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах. Известно устройство приоритета, содержащее флажковый регистр, группу элементов и, регистр обслуживания, элемент задержки, блок аварийного ос танова и сдвиговый регистр 1 . Его недостаток - невозможность из менения приоритетов заявок. Наиболее близким по технической сущности и достигаемому результату к изобретению является- устройство пере менного приоритета, содержащее флазкковый регистр, первую группу элементов И, регистр обслуживания, первый элемент ИЛИ, первый элемент Зс1держки блок аварийного останова, сдвиговый регистр, буфер масок, генератор импульсов и элемент И 2. Это устройство имеет следующие недостатки: низкую надежность, так как в случае появления одновременно нескольки заявок на выходе регистра обслуживания за счет сбоев при включении пита ния и т.д. эти заявки проходят на вы ход устройства. Одновременно с появлением заявок на выходе устройства эти заявки поступают в блок аварийно го останова, где в результате этого будет выбран сигнал, сбрасывающий регистр обслуживания в исходное состояние, однако это произойдет уже после появления ошибочно выработанных сигналов на выходе устройства; некорректность по отноЬоению к эаявке с высшим приоритетом во время обслуживания заявки с низшим, приоритетом, т.е. если во время обслуживания какой-либо заявки поступит заявка с более высоким приоритетом, то она не будет обслуж иваться до тех пор, пока не будет завершено обслуживание этой заявки. Цель изобретения - повышение надежности., . Поставленная цель достигается тем, что в устройство, содержащее регистр заявок, первый блок элементов И, блок памяти масок, первый элемент ИЛИ, первый элемент Зсщержки, блок .аварийного останова, сдвиговый регистр, первый буферный регистр, генератор импульсов и элемент И, причем единичные входы регистра заявок соединены с группой входов заявок ycтpoйcтвa управляющий вход регистра заявок подключен к входу конца обслуживания устройства, группы выходов регистр заявок соединены с первой группой входов первого блока элементов И и с входами первого элемента ИЛИ, выход которого соединен с первым входом эл мента И, второй вход которого подклю чен к выходу генератора импульсов, в ход элемента И соединен с управляющи уходом сдвигового регистра, выход ко горого соединен с адресным входом бл ка памяти масок, информационные входы которого подключены к группе входов масок устройства, выходыблока п мяти масок соединены с второй группо входов первого блока элементов И, вы ходы первого буферного регистра соединены с входами блока аварийного ос танова и с входами сброса регистра заявок, введены второй буферный регистр, схема сравнения, второй элемент задержки, три блока элементов И и три элемента ИЛИ, причем выходы первого блока элементов И соединены с группой входов второго блока элементов И, ,управляющий вход которого подключен к выходу первого элемента задержки, группа выходов второго бло ка элементов и соединена с входами второго буферного регистра, установочный вход которого подключен к выходу второго элемента ИЛИ, входы тре тьего элемента ИЛИ соединены с группой выходов первого блока элементов И, выход, третьего элемента ИЛИ соединен с.первым входом второго элемента ИЛИ, с входами первого элемента задержки, с управляющим входом третьего блока элементов И и через второй элемент задержки - с первым входом четвертого элемента ИЛИ, выход которого подключен к первому входу вого регистра, установочный вход второго буферного регистра и вторые, входы второго и четвертого элементов ИЛИ соединены с входом конца обслуживания устройства, первый выход блока аварийного останова соединен с третьи ми входами второго и четвертого элементов ИЛИ, выход второго буферного регистра подключен к первому входу схемы сравнения, второй вход которой соединен с выходами сдвигового регист ра, а выход схемы сравнения соединен с четвертым входом четвертого элемента ИЛИ, выход сдвигового регистра, со единен с входом третьего блока элементов И, выход которого соединен с входом второго буферного регистра, второй выход блока аварийного останова соединен с управляющим входом четвертого блока элементов И, группа входов и выходов которого соединены соответственно с группой выходов перг вого буферного регистра и с группой информационных выходов устройства. На фиг. 1 приведена структурная схема устройства; на фиг, 2 - структурная схема блока аварийного останова. Устройство (фиг. 1) содержит регистр 1 заявок, блок 2 элементов И, буферный регистр 3, элемент ИЛИ 4, элемент 5 задержки, блок 6 аварийного останова, регистр 7 сдвига, блок 8 памяти масок, генератор 9 импульсов, элемент И 10, буферный регистр 11, схему 12 сравнения, элемент 13 задержки, блоки 14-16,элементов И, элементы ИЛИ 17-19, группу входов 20 заявок устройства, группу входов 21 масок устройства, вход 22 конца обелуживания устройства, группу информа;ционных выходов 23 устройства, группу входов 24 блока аварийного останова, выходы 25 и 26 блока аварийного останова. Блок аварийного останова (фиг. 2) содержит дешифратор 27, элемент ИЛИ 28, элемент НЕ 29. Устройство работает следующим образом. В исходном состоянии регистры 1, 3 и 11 обнулены, регистр 7 установлен в исходное состояние (в первый разряд занесена единица, а остальные разряды обнулены) , а в блок. 8 занесен массив масок приоритета. При поступлении сигналов заявок через входы..20 устройства на входы регистра 1 на выходе элемента ИЛИ 4 появляется единичный потенциал, открывающий элемент И 10. Импульсы с выхода генератора 9 импульсов проходят на управляющий вход сдвигового регистра 7, Под действием этих сигналов единица, первоначально записанная в первый разряд регистра 7, продвигаетгся в последующие разряды. Вследствие этого с выходов управляемого этим регистром по адресным входам блока 8 на вторые входы блока 2 начинают поступать маски в порядке убывания приоритета. Когда единица появится в разряде маски, соответствующем заявке со старшим текущим приоритетом, на соответствующем выходе блока 2 возникает единичный сигнал, который проходит через элемент ИЛИ 18, затем.- через элемент ИЛИ 17, обнуляя регистр 3, и с задержкой, необходимой для обнуления, проходит на управляющий вход блока 14, При этом единичный сигнал с одного из выходов блока 2 записывается в регистр 3. Если на выходах регистра 3 присутствует только одна единица, то сигналом с выхода элемента НЕ 29 открывается блок 16 элементов И и с выхода соответствутщего разряда регистра 3 единич.ный сигнал поступает на соответствующий выход группы выходов 23. Сигнал с выхода элемента ИЛИ 18 также подается на управляющий вход блока 15 (при этом код из сдвигового регистра 7 переписывается со сдвигом на один разряд в сторону первого разряда в регистр 11) и с. задержкой проходит через элемент ИЛИ 19 на входы сдвигового регистра 7, устанавливая его в исходное состояние. При этом в первый разряд сдвигового регистра 7 записьшается единица, а в остальные - нули. Так как импульсы с выхода генератора 9 импульсов проходят на управляющий вход сдвигового регист ра 7 , то осуществляемся сдвиг этой единицы в последующие разряды до тех пор, пока содержимое сдвигового регистра 7 не совпадет с содержимым регистра 11. При этом схема 12 сравнения выдает единичный сигнал, который пройдя через элемент ИЛИ 19, устанавливает регистр 7 в исходное состояние; затем осуществляется сдвиг до совпадения и т.д. При этом-из блока 18 выбираются только маски, соответствующие более высокому по отношению к обслуживаемой заявке приоритету. При поступлении на регистр 1 бо.лее приоритетной заявки, чем обслуживаемая, в случае, рассмотренном ранее, на соответствующем выходе группы 2 элементов И появляется единичный сигнал, который записывается в соответствующий разряд регистра 3 после его обнуления. Далее работа устройства происходит описанньм выше способом. При поступлении на вход 22 устрой ства сигнала завершенияобслуживания происходит селективный сброс-обслуженной заявки в регистре 1, обнулени регистра 3и установка в исходное со стояние регистра 7. При отсутствии заявок в регистре 1устройство переходит в режим ожидания, так как закрывается элемент И 10. В противном случае начинается прОсмСтр оставшихс заявок.- В том случае, когда по какой-либо причине (например, сбои) в регистр 3 будет принято бЬлее- одной заявки, по является сигнал на одном из выходов дешифратора 27. Этот сигнал.проходит через элемент ИЛИ 28 на выход 26, в результате чего устройство переводит ся в режим просмотра принятых заявок Кроме того, снимается сигнал с управ ляющего входа группы 16 элементов И, чем запрещается прохождение заявок н вьоход устройства. При этом блок 16 должен обеспечивать задержку по своим информационным входам, достаточну для прохождения сигнала через блок 6 аварийного останова на ее упра:влякмди вход. .При наличии в регистре обслуживания двух и более заявок срабатывает дешифратор 27 и элемент ИЛИ 28, Сигнал О с выхода элемента НЕ 29 за крывает РЛОК 16, не допустив появления на выходах 23 устройства более : 1Дной . Сигнал 1 с выхода элемента ИЛИ 28 переводит устройство в режим просмотра принятых заявок. Применение изобретения позволяет повысить надежность устройства. Формула изобретения Устройство динамического приоритета, содержащее регистр заявок, первый блок злемёйтов И, блок памятиvMa- сок, первый элемент ИЛИ,-первый элеент задержки, блок аварийного останова, СДВИГОВЫЙ регистр, первый буферный регистр, генератор импульсов и элемент И, причем единичные входы регистра -заявок соединены с группой входов заявок устройства, управляющий вход регистра заявок подключен к входу конца обслуживания устройства, группа выходов регистра заявок соединена с первой группой входов первого блока элементов И и с входами; первого элемента ИЛИ, вькод которого соединен с первьал входом элемента И, второй вход последнего подключен к выхору генератора импульсов, выход элемента И соединен с управлякядим входом сдвигового регистра, выход которого соединен с адресным входом блока памяти масок, информационные входы последнего подключены к группе входов масок устройства, выходы блока памяти масок соединены с второй группой входов первого блока элементов И, выходы первого буферного регистра соединены с входами блока аварийного останова и с входами сброса регистра заявок, отличающёес я тем, что., с целью повЬ)1шения надежности устройства в. работе путем исключения сбойных ситуаций, в него введены второй буферный регистр, схема сравнения, второй элемент задержки, три блока элементов И и три элемента ИЛИ, причем выходы первого блока; элёмен тов И соединены с группой входов второго блока элементов И, управлянхций вход которого подключен к выхойу ;первого элемента задержки, группа выходов второго блока элементов И соединена с входами второго буферного ре|Гистра, установочный вход которого подключен к выходу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с группой выходов первого бло-ка элемё.нтов И, выход третьего элемента ИЛИ соединен с первым входом второго элемента ИЛИ, с входами первого элемента загдержки, с управляющим входом третьего блока элементов И и через второй элемент задер кки - с первым входом четвертого элемента ИЛИ, выход которого подключен к первому входу сдвигового регистра, установочный вход второго буферного регистра и вторые входы второго и четвертого элементов ИЛИ соединены с входом конца обслуживания устройства, первый выход блока аварийного останова соединён с третьими входами второго и четвертого элементов ИЛИ, выход второго буферного регистра подключен к первому входу схемы сравнения, вторюй

вход которой соединен с выходами сдвигового регистра, выход схемы сравнения соединен с четвертым входом четвертого элемента ИЛИ, выход сдвигового регистра соединен с входом третьего блока элементов И, выход которого соединен с входом второго буферного регистра, второй выход блока аварийного останова соединен с управляняцим входом четвертого блока элементов И, группа входов и выходов которого соегff //

динены соответственно с группой выходов первого буферного регистра и с группой информационных выходов устройства.

Источники информации, принятые во внимание при экспертизе

№ 679981, кл. G 06 F 9/46, 1976 (прототип) .

еу./