УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ СИМВОЛОВ НА МАТРИЧНОМ ИНДИКАТОРЕ Российский патент 1994 года по МПК G09G3/28 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для отображения символов по поступающим в машинном коде данным на матричном экране.

Цель изобретения - повышение эффективности устройства за счет ручной регулировки яркости отображаемых символов.

Цель достигается тем, что устройство дополнено пятым триггером, фантастронным генератором, первым, вторым, третьим, четвертым и пятым элементами задержки, первым, вторым, третьим, четвертым и пятым элементами ИЛИ, первым, вторым, третьим, четвертым и пятым элементами И и дифференцирующим элементом.

На фиг. 1 приведена структурная схема устройства. Устройство содержит первый 1 и второй 2 регистры, первый элемент ИЛИ 3, третий регистр 4, цифровой двоичный счетчик 5, первый 6, второй 7, третий 8, четвертый 9 и пятый 10 триггеры, первый элемент 11 задержки, первый 12 и второй 13 дешифраторы, первый 14 и второй 15 блоки ключей, матричный экран 16, второй 17 и третий 18 элементы задержки, первый 19 и второй 20 элементы И, второй 21 и третий 22 элементы ИЛИ, четвертый элемент 23 задержки, четвертый элемент ИЛИ 24, третий 25 и четвертый 26 элементы И, пятый элемент ИЛИ 27, фантастронный генератор 28, дифференцирующий элемент 29, пятый элемент 30 задержки, блок 31 сравнения и пятый элемент И 32.
На фиг. 2 и 3 изображены эпюры сигналов, поясняющие работу устройства.

Сущность изобретения состоит в том, что оператор изменяет яркость отображаемых на матричном экране символов путем изменения длительности импульсов возбуждения (подсвета), что достигается вращением оси потенциометра фантастронного генератора, с выхода которого снимаются прямоугольные импульсы, длительность которых пропорциональна угловому положению оси потенциометра. Зависимость яркости свечения выбираемых (коммутируемых) элементов разложения матричного экрана от длительности импульсов их возбуждения носит линейный характер. Введенные элементы и их связи (признаки) полностью отвечают критерию "существенные отличия".

Принцип построения, как и функционирование, устройства определяется кодовым эквивалентом символов, подлежащих отображению. В рассматриваемом случае кодовый эквивалент отображаемых символов имеет следующий вид:

где { X_o, Y_o} - координаты исходной точки символа; { n_Xi} - количество элементов разложения матричного экрана, входящих в i-й участок образующей символа вдоль оси Х; { n_Yi} - то же вдоль оси Y; ймщсит разующей символа
Работает устройство следующим образом.

Первоначально по управляющему входу R устройства от блока управления (на фигурах не показан, а показан в устройстве-прототипе) поступает кратковременный импульс U_R (фиг. 2), который подводится к первому входу первого 1 и второго 2 регистров и сбрасывает их в ноль. Этот же импульс подводится к первому входу первого элемента ИЛИ 3, проходит через этот элемент и с его выхода подводится к первым входам третьего регистра 4, цифрового двоичного счетчика 5 и первого 6, второго 7, третьего 8, четвертого 9 и пятого 10 триггеров, сбрасывая их также в ноль.

Импульс U_R подводится также к входу первого элемента 11 задержки, в котором задерживается на время сброса отмеченных выше элементов ноль.

Импульс U_R подводится также к входу первого элемента 11 задержки, в котором задерживается на время сброса отмеченных выше элементов ноль. С выхода элемента 11 снимается импульс U₁₁; который подводится к вторым входам регистров 1 и 2. Под воздействием этого импульса из блока буферной памяти (на фигурах не показан, а показан в устройстве-прототипе) в регистр 1 по информационным шинам засылается код { X_o} , в регистр 2 - { Y_o} . Выходы регистра 1 замыкаются на входы первого дешифратора 12, а выходы регистра 2 - на входы второго дешифратора 13, выходы которых замыкаются на первую группу входов соответственно первого 14 и второго 15 блоков ключей, выходы которых замыкаются на входы матричного экрана 16. Этим достигается выбор элемента разложения матричного экрана [X_o, Y_o] , находящегося на пересечении выбранных горизонтального и вертикального полосковых электродов матричного экрана. Выбранный элемент матричного экрана не подсвечивается, так как к второй группе входов блоков 14 и 15 ключей импульс подсвета (возбуждения) не подводится, что отмечается ниже.

Импульс U_R подводится с выхода элемента ИЛИ 3 к входу второго элемента 17 задержки, выход которого подключен к вторым управляющим входам регистра 4 и триггеров 6-10. С выхода элемента 17 снимается импульс U₁₇, который задержан относительно импульса U_R на время засылки { X_o} и { Y_o} в регистры 1 и 2 и переходных процессов в дешифраторах 12 и 13. Этот импульс с выхода элемента 17 поступает на вторые управляющие входы регистра 4 и триггеров 6-10. Под воздействием этого импульса из блока буферной памяти по информационным входам в регистр 4 засылается V n в зависимости от того, отображается ли горизонтальный или вертикальный отрезок в образующей символа, а если наклонный, то { n_X1} , в триггер 6 - { signY₁} , в триггер 7 - { signX₁} , в триггер 8 - { прY₁} , в триггер 9 - { прХ₁} и в триггер 10 - { Z₁} .

Импульс U₁₇ с выхода элемента 17 подводится также к входу третьего элемента 18 задержки в котором задерживается на время засылки данных в регистр 4 и в триггеры 6-10. Импульс с выхода элемента 18 подводится к первому входу первого элемента И 19, к второму входу которого подводится потенциальный сигнал U_10-1 с первого выхода триггера 10. Если { Z₁} = 0, то U_10-1 = 0 и импульс, поступающий на первый вход элемента И 19, через этот элемент не проходит. Когда { Z₁} = 0, потенциальный сигнал, эквивалентный единице, снимается с второго выхода триггера 10 (U_10-2), который замыкается на второй вход второго элемента И 20, на третий вход которого замыкается выход второго элемента ИЛИ 21. На входы элемента ИЛИ 21 замыкаются выходы регистра 4. Когда содержимое этого регистра V n = 0, с выхода элемента ИЛИ 21 потенциальный сигнал не снимается (работа схемы при выборе исходной точки формирования символа из элементов разложения матричного экрана по координатам { X_o, Y_o} и с выхода элемента И 20 сигнал также не снимается. Так как в рассматриваемом случае V n = 0, то с выхода элемента ИЛИ 21 снимается потенциальный сигнал U₂₁.

Импульс U₁₇ с выхода элемента 17 подводится также к второму входу третьего элемента ИЛИ 22, проходит через этот элемент и поступает на вход четвертого элемента 23 задержки, в котором задерживается на время переходных процессов в регистрах 1 и 2, работающих в режиме реверсивных счетчиков. Импульс U₂₃ с выхода элемента 23 подводится к первому входу элемента И 20 и проходит через этот элемент, так как U_10-2: = 1 и U₂₁ : = 1. Импульс с выхода элемента И 20 подводится к первому входу элемента ИЛИ 22 и проходит через этот элемент на вход элемента 23. Этим достигается формирование последовательности кратковременных импульсов U₂₃, которые через элемент И 20 подводятся к второму входу четвертого элемента ИЛИ 24, проходят через него и подводятся к второму входу третьего 25 и четвертого 26 элемента И. Если { прY₁} : = 0, то с выхода триггера 8 сигнал U₈ не снимается. Если { прY₁} : = 1, то с выхода триггера 8 снимается потенциальный сигнал U₈, который подводится к первому входу элемента И 25, и импульсы U₂₃, прошедшие через элемент И 20, проходят через элемент И 25 на пятый (счетный) вход регистра 1.

Выходы триггера 6 замыкаются соответственно на третий и четвертый входы регистра 1. Если { sign Y₁} : = 1, то потенциальный сигнал U_6-1 снимается с первого выхода триггера 6 и регистр 1 работает в режиме суммирования счетных импульсов, а если { signY₁} : = 0, - в режиме вычитания, так как потенциальный сигнал снимается с второго выхода триггера 6.

Выход элемента И 20 замыкается на второй вход элемента ИЛИ 24. Импульсы U₂₃ с выхода элемента И 20 проходят через элемент ИЛИ 24 и подводятся к второму (счетному) входу счетчика 5. Когда содержимое счетчика 5 становится равным содержимому регистра 4, с выхода блока 31 сравнения снимается импульс U_W, который подводится к второму входу элемента ИЛИ 3, проходит через него и сбрасывает регистр 4, счетчик 5 и триггеры 6-10 в ноль, в результате чего U₂₁ становится равным нулю и очередной импульс U₂₃ через элемент И 20 не проходит, т. е. формирование последовательности импульсов U₂₃ прекращается.

Аналогично, если { прX₁} : = 0, то сигналы U₂₃, поступающие с выхода элемента ИЛИ 24 к второму входу элемента И 25, через элемент И 26 не проходят, а если { прX₁} : = 1, то с выхода триггера 9 снимается потенциальный сигнал U₉ и импульсы U₂₃ проходят через элемент И 26 на пятый (счетный) вход регистра 2. Режим его работы (сложение или вычитание) определяется состоянием триггера 7, выходы которого замыкаются соответственно на третий и четвертый входы регистра 2. Если { signX₁} : = 1, то регистр 2 работает в режиме сложения, а если { signX₁} : = 0, - вычитания (сигнал на выходе триггера 7 U_7-1 и U_7-2).

Если в триггер 10 засылается { Z₁} : = 1, то с его первого выхода снимается потенциальный сигнал U_10-1 : = 1, который подводится к второму входу элемента И 19, и импульс с выхода элемента 18 проходит через элемент И 19, с выхода которого этот импульс подводится к второму входу пятого элемента ИЛИ 27, проходит через него на вход фантастронного генератора 28 и запускает его. Под воздействием запускающего импульса с выхода генератора 28 снимается прямоугольный импульс U₂₈ (фиг. 3), длительность которого линейно зависит от углового положения оси потенциометра, входящего одним из составных элементов в схему фантастронного генератора. Импульс U₂₈ с выхода генератора 28 подводится к второй группе входов блоков 14 и 15 ключей, чем достигается возбуждение выбранного элемента разложения матричного экрана 16.

Импульс U₂₈ с выхода генератора 28 подводится также к входу дифференцирующего элемента 29, с выхода которого снимается кратковременный импульс U₂₉ в момент окончания импульса U₂₈. Импульс U₂₉с выхода элемента 29 подводится к первому входу элемента ИЛИ 24, проходит через этот элемент и поступает на второй вход элементов И 25 и 26, чем достигается изменение содержимого регистров 1 и 2 в сторону увеличения или в сторону уменьшения, как и в случае, описанном выше, в зависимости от состояния триггеров 6, 7 и 8, 9.

Импульс U₂₉ подводится также к входу пятого элемента 30 задержки, в котором задерживается на время переходных процессов в генераторе 28 после прекращения импульса U₂₈. С выхода элемента 30 снимается импульс U₃₀, который подводится к второму входу пятого элемента И 32, к первому входу которого подводится потенциальный сигнал U₂₁ с выхода элемента ИЛИ 21. Выход элемента И 32 подключен к первому входу элемента ИЛИ 27. В результате импульс U₃₀ проходит через элементы И 32 и ИЛИ 27 и вновь запускает генератор 28, чем достигается формирование последовательности прямоугольных импульсов U₂₈.

Импульсы U₂₉ с выхода элемента 29 подводятся к первому входу элемента ИЛИ 24, проходят через этот элемент, с выхода которого подводятся к второму (счетному) входу счетчика 5. Когда содержимое счетчика 5 становится равным содержимому регистра 4, с выхода блока 31 сравнения снимается кратковременный импульс U_W, который подводится к второму входу элемента ИЛИ 3, проходит через этот элемент, и описанные выше процессы повторяются применительно к очередному участку образующей символа. Так как при этом U₂₁ становится равным нулю, то очередной импульс U₃₀ через элемент И 32 не проходит и генератор 28 не запускается.

Импульс U_W с выхода блока 31 подводится также к блоку управления, информируя его об окончании процесса отображения очередного участка образующей символа на матричном экране.

Технико-экономическая эффективность устройства состоит в возможности ручной регулировки яркости символов и кривых, отображаемых на матричном экране. (56) Авторское свидетельство СССР N 1411710, кл. G 09 G 3/28, 1988.

Авторское свидетельство СССР N 640340, кл. G 09 G 3/28, 1976.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки и отображения информации. Сущность изобретения: устройство содержит регистры 1, 2, 4, триггеры 6, 7, 8, 9, 10, элементы 11, 17, 18, 23, 30 задержки, элементы ИЛИ 3, 21, 22, 24, 27, элементы И 19, 20, 25, 26, 32, счетчик 5, блок 31 сравнения, дифференцирующий элемент 29, фантастронный генератор 28, дешифраторы 12, 13, блоки 14, 15 ключей, матричный экран 16. 3 ил.

УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ СИМВОЛОВ НА МАТРИЧНОМ ИНДИКАТОРЕ, содержащее первый, второй и третий регистры, первый - четвертый триггеры, счетчик, блок сравнения, первый и второй дешифраторы, выходы которых подключены к информационным входам ключей соответственно первой и второй групп, выходы которых подключены соответственно к горизонтальным и вертикальным шинам матричного индикатора, информационные входы первого и второго дешифраторов подключены к выходам соответственно первого и второго регистров, информационные входы всех регистров и триггеров являются информационными входами группы устройства, установочные входы первого и второго регистров являются установочным входом устройства, информационные входы первой и второй групп блока сравнения подключены к выходам соответственно третьего регистра и счетчика, отличающееся тем, что устройство дополнительно содержит пятый триггер, фантастронный генератор, пять элементов задержки, пять элементов ИЛИ, пять элементов И и дифференцирующий элемент, выход которого подключен к первому входу четвертого элемента ИЛИ и к входу пятого элемента задержки, выход которого подключен к первому входу пятого элемента И, выход которого подключен к первому входу пятого элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, первый вход которого подключен к выходу третьего элемента задержки, вход которого подключен к второму входу третьего элемента ИЛИ и тактовым входам всех триггеров и третьего регистра и к выходу второго элемента задержки, вход которого подключен к управляющему входу счетчика и к установочным входам всех триггеров и третьего регистра и к выходу первого элемента ИЛИ, первый вход которого соединен с установочными входами первого и второго регистров и входом первого элемента задержки, выход которого подключен к входу управления записью первого и второго регистров, третий вход пятого триггера является информационным входом устройства, второй вход первого элемента ИЛИ подключен к выходу блока сравнения и является выходом устройства, информационные входы первой группы блока сравнения соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И и третьим входом второго элемента И, второй вход которого подключен к инверсному выходу пятого триггера, прямой выход которого подключен к второму входу первого элемента И, выход третьего элемента ИЛИ подключен к входу четвертого элемента задержки, выход которого подключен к первому входу второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ и вторым входом четвертого элемента ИЛИ, выход которого подключен к тактовому входу счетчика и вторым входам третьего и четвертого элементов И, первые входы которых подключены к прямым выходам соответственно третьего и четвертого триггеров, выход третьего элемента И подключен к первому управляющему входу первого регистра, второй и третий управляющие входы которого подключены соответственно к прямому и инверсному выходам первого триггера, выход четвертого элемента И подключен к первому управляющему входу второго регистра, второй и третий управляющие входы которого подключены соответственно к прямому и инверсному выходам второго триггера, выход пятого элемента ИЛИ подключены к управляющему входу фантастронного генератора, выход которого подключен к входу дифференцирующего элемента и к управляющим входам ключей первой и второй групп.