УСТРОЙСТВО ДЛЯ ПРИЕМА М-ПОСЛЕДОВАТЕЛЬНОСТИ Российский патент 1994 года по МПК H04L25/40 

Изобретение относится к технике связи и может быть использовано в сетях радиосвязи для анализа принимаемых сигналов избирательного вызова, формируемых на основе М-последовательностей, а также для рекуррентного фазового пуска в системах сеансной связи.

Цель изобретения - уменьшение вероятности сбоев при приеме М-последовательности.

На чертеже представлена структурная электрическая схема устройства для приема М-последовательности.

Устройство для приема М-последовательности содержит (2n - 1)-разрядный регистр 1 сдвига, первый элемент ИЛИ-НЕ 2, ключ 3, n-разрядный регистр 4 сдвига, элементы И 5, сумматор 6 по модулю два, первый и второй дополнительные элементы И 7, 8, элемент ИЛИ 9, третий дополнительный элемент И 10, второй элемент ИЛИ-НЕ 11, инвертор 12.

Устройство для приема М-последовательностей работает следующим образом.

При отсутствии в канале связи помех, электрических наводок от работающей рядом аппаратуры, бросков напряжения и других ситуаций, которые могут привести к сбою в приеме сигнала, устройство работает аналогично прототипу.

Принимаемая М-последовательность с выхода канала связи через инвертор поступает на вход и записывается в (2 - 1)-разрядный регистр 1 сдвига. При отсутствии сигналов на управляющем входе инвертор 12 никаких изменений в М-последовательность не вносит и работает в этом случае как повторитель. Тактовые генераторы (не показаны), обеспечивают функционирование регистров 1 и 4.

Элемент ИЛИ-НЕ 2 используется для обнаружения серии из (n - 1)-нулей из всей последовательности импульсов, записываемых в регистр 1 сдвига. При появлении такой серии на выходе элемента ИЛИ-НЕ 2 формируется логическая "1", которая поступает на управляющий вход ключа 3 и обеспечивает его замыкание (другой вход ключа соединяется с его выходом). При этом обеспечивается замыкание петли обратной связи для n -разрядного регистра 4 сдвига по следующей цепи: выходы разрядов регистра 4 - элементы И 5 - сумматор 6 - ключ 3 - вход регистра 4. Причем структура обратной связи (подключение этого или иного разряда регистра 4) определяется сигналами, поступающими на вторые входы элементов И 5 с n выходов буферных разрядов (2n - 1)-разрядного регистра 1 сдвига.

Одновременно с замыканием цепи обратной связи осуществляется (n - 1)-кратное продвижение символов, записанных в n-разрядный регистр 4 сдвига, охваченный цепями обратной связи. Это продвижение может осуществляться с помощью тактового генератора (не показан), например, по сигналу с выхода элемента ИЛИ-НЕ 2. После этого ключ 3 размыкается и состояние разрядов (сочетание "1" и "0" записанных в разрядах) n-разрядного регистра 4 сдвига определяет коэффициенты полинома обратной связи, по которым можно судить об истинности ("своя" - "чужая") принятой М-последовательности. Для удобства сигналы с выходов разрядов регистра 4 могут быть выведены на индикатор или какую-либо исполнительную схему.

При работе устройства в реальных условиях частот возникают ситуации, которые могут привести к сбою в приеме М-последовательности, например, импульсные помехи в канале связи, грозовые разряды и т. п.

Следует отметить, что искажения (сбои) нескольких элементарных посылок при приеме М-последовательности не носят опасного характера, поскольку они практически устраняются после n-тактовых импульсов, а после 2n - 1-тактовых импульсов их влияние на прием сигнала равно нулю.

Наиболее вероятен и опасен случай сбоя, когда из канала связи принимается серия импульсов, состоящая из однополярных посылок, т. е. из F "1" или "0". Высокая вероятность "чужие" М-последовательности, порядок которых (N) больше, чем порядок (F) "своей" М-последовательности. При этом, если принимается серия из одним "1", устройство (регистр 4, охваченный цепями обратной связи) может перейти в режим автогенерации (самовозбуждения) сплошной последовательности "1". При приеме серии из одних "0" устройство блокируется, т. е. прекращает свою работу.

Контроль и устранение этих ситуаций осуществляется следующим образом.

Первый дополнительный элемент И 7 осуществляет выделение серии, состоящей из n "1" (n = N). При появлении такой серии, что является предельным случаем при приеме "своей" М-последовательности, на выходе элемент И 7 появляется сигнал логической "1", который поступает на первый вход 2-го дополнительного элемента И 8. Второй вход элемента И 8 подключен к входу устройства. Если в это время на входе устройства присутствует сигнал "1", что свидетельствует о приеме "чужой" М-последовательности и возможности сбоя в работе устройства, то на выходе элемента И 8 появляется сигнал логической "1", который через элемент ИЛИ 9 поступает на управляющий вход инвентора 12. При наличии сигнала на управляющем входе инвертор 12 изменяет полярность поступающего на его вход импульса на противоположную. Таким образом на вход регистра 1 поступает сигнал "0", который перерывает серию "1" и устраняет возможность перехода устройства в режим автогенерации сплошной последовательности "1". С выхода элемента ИЛИ 9 сигнал для удобства может быть введен также на индикатор для отображения оператору факта наличия в канале связи "чужого" сигнала.

Аналогичным образом осуществляется и контроль серий из одних "0". При этом элемент ИЛИ-НЕ 2 выделяет серию, состоящую из (n - 1) "0", т. е. предельную для "своей" М-последовательности. Сигнал с выхода элемента ИЛИ-НЕ 2 поступает на первый вход 3-го дополнительного элемента И 10, второй вход которого через второй элемент ИЛИ-НЕ 11 соединен с входом устройства. Если на входе устройства в это время также присутствует сигнал "0", то с выхода элемента И 10 сигнал через элемент ИЛИ 9 поступает на управляющий вход инвертора 12. Инвертор 12 изменяет полярность входного сигнала, прерывая тем самым последовательность сплошных "0" и предотвращая блокировку устройства.

Использование: в сетях радиосвязи для приема вызывных сигналов, формируемых на основе М-последовательностей, а также для рекурентного фазового пуска в системах сеансной связи. Сущность изобретения: устройство содержит 1 (2n - 1)-разрядный регистр сдвига (1), 1 первый элемент ИЛИ-НЕ (2), 1 ключ (3), 1 n-разрядный регистр сдвига (4), элементы И (5), 1 сумматор по модулю два (6), 1 первый дополнительный элемент И (7), 1 второй дополнительный элемент И (8), 1 элемент ИЛИ (9), 1 третий дополнительный элемент И (10), 1 второй элемент ИЛИ-НЕ (11), 1 инвертор (12). Уменьшение вероятности сбоев при приеме М-последовательности обеспечивается за счет введенных элементов И (7, 8, 10), элемента ИЛИ-НЕ (11) и инвертора (12), осуществляющих автоматический контроль структурных свойств сигнала и вносящих в него определеные изменения при возникновении ситуации, ведущей к сбою приема сигнала. 1 ил.

УСТРОЙСТВО ДЛЯ ПРИЕМА М-ПОСЛЕДОВАТЕЛЬНОСТИ, содержащее (2n - 1)-разрядный регистр сдвига, выходы n - 1 разрядов которого подключены к входам первого элемента ИЛИ - НЕ, а выходы остальных разрядов (2n - 1)-разрядного регистра сдвига подключены к первым входам n элементов И, к вторым входам которых подключены выходы разрядов n-разрядного регистра сдвига, при этом выходы n элементов И подключены к входам сумматора по модулю два, выход которого, а также выход первого элемента ИЛИ - НЕ подключены соответственно к информационному и управляющему входам ключа, выход которого подсоединен к входу n-разрядного регистра сдвига, отличающееся тем, что, с целью уменьшения вероятности сбоев при приеме М-последовательностей, введены первый, второй и третий дополнительные элементы И, элемент ИЛИ, второй элемент ИЛИ - НЕ и инвертор, выход которого подключен к входу (2n - 1)-разрядного регистра сдвига, выходы n разрядов которого через первый дополнительный элемент И подключен к первому входу второго дополнительного элемента И, второй вход которого соединен с входами инвертора и второго элемента ИЛИ - НЕ и является входом устройства, при этом выход второго дополнительного элемента И подключен к первому входу элемента ИЛИ, выход которого подключен к управляющему входу инвертора, причем выходы первого и второго элементов ИЛИ - НЕ подключены соответственно к первому и второму входам третьего дополнительного элемента И, выход которого подключен к второму входу элемента ИЛИ.