ИНТЕГРАЛЬНЫЙ РЕГУЛЯТОР НЕГОДЫ Российский патент 1994 года по МПК G05B11/40 

Изобретение относится к устройствам теории автоматического регулирования, в частности оно относится к интегральным регуляторам.

В настоящее время широко распространены П, И, ПИ и ПИД-регуляторы. Недостатком П-регуляторов является наличие статической погрешности по той причине, что при коэффициенте усиления системы более некоторого критического системы авторегулирования становятся неустойчивыми. У И, ПИ и ПИД-регуляторов статическая погрешность может быть пренебрежимо малой, но их недостатком является относительно низкое быстродействие, относительно большое перерегулирование и относительно низкая степень устойчивости.

Известны цифровые регуляторы. Их недостатком является сложность, а также наличие небольшого колебательного процесса в установившемся режиме работы системы из-за дискретности сигнала рассогласования.

Известны нелинейные интегральные регуляторы [1], [2]. Недостатком этих регуляторов является относительно низкая точность регулирования.

Известен интегральный регулятор [3]. Этот регулятор является ближайшим прототипом предлагаемого изобретения. Этот регулятор содержит усилитель постоянного тока, первый масштабирующий резистор, соединенный первым выводом с анодом третьего диода, подключенного катодом к аноду четвертого диода и к первой обкладке второго интегрирующего конденсатора.

Недостатком этого регулятора является относительно низкая его точность.

Целью изобретения является уменьшение указанного недостатка.

Сущность изобретения заключается в том, что в регулятор введены блоки выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, блок формирования среднего текущего значения сигнала управления и два генератора тока, связанные по питанию через балансировочные резисторы, причем вход блока формирователя среднего текущего значения сигнала управления соединен с выходом усилителя постоянного тока, выход - с первыми входами блоков выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, подключенных вторыми входами к выходу усилителя постоянного тока, а выходами - к вторым обкладкам соответственно второго и первого интегрирующих конденсаторов и выходам первого и второго генераторов тока, входы которых соединены соответственно с отрицательной и положительной клеммами источника питания, первые выводы первого и второго масштабирующих резисторов соединены с инвертирующим входом усилителя постоянного тока, анод второго и катод четвертого диодов соединены с общей шиной регулятора, второй вывод первого масштабирующего резистора является входом "Задание" регулятора, второй вывод второго масштабирующего резистора является входом "Регулируемая величина" регулятора, выход усилителя постоянного тока является выходом регулятора.

На чертеже изображена принципиальная схема предлагаемого регулятора.

Интегральный регулятор Негоды включает в себя усилитель 1 постоянного тока, выполненный на операционном усилителе, инверсный вход которого через первый масштабирующий резистор 2 подключен к выходу задатчика 3 и через второй масштабирующий резистор 4 - к выходу датчика 5 обратной связи. Выход усилителя 1 является выходом управляющего сигнала регулятора. Этот выход через согласующую схему 6 и через регулирующий орган 7 подключен к объекту 8 управления. Объект 8 управления соединен с входом датчика 5 обратной связи. Выход усилителя 1 подключен также к входу формирователя сигнала среднего текущего значения управляющего сигнала, собранного на последовательно включенных резисторе 9 и конденсаторе 10, общая точка которых подключена к неинверсному входу операционного усилителя 11, собранного по схеме повторителя напряжения. Выходы усилителей 1 и 11 подаются на входы устройства 12 выделения положительных отклонений управляющего сигнала от его среднего текущего значения и устройства 13 выделения отрицательных отклонений. Устройство 12 выделения положительных отклонений собрано на диодах 14 и 15, аноды которых соответственно подключены к выходам усилителей 1 и 11, а катоды соединены между собой и через последовательно включенные транзистор 16 и резистор 17 подключены к отрицательному источнику питающего напряжения U_пит. Устройство 13 выделения отрицательных отклонений управляющего сигнала от его среднего текущего значения собрано на диодах 18, 19, катоды которых соответственно подключены к выходам усилителей 1 и 11, а их аноды соединены между собой и через последовательно включенные транзистор 20 и резистор 21 подключены к положительному источнику постоянного напряжения + U_пит. Базы транзисторов 16 и 20 подключены к балансировочному резистивному делителю напряжения, собранному на резисторах 22 - 24, последовательно включенных между положительным и отрицательным источниками постоянного напряжения. Общая точка диодов 14, 15 и общая точка диодов 18 и 19 являются соответственно выходными клеммами устройств выделения положительных и отрицательных отклонений управляющего сигнала от его среднего текущего значения, которые соответственно через интегрирующие конденсаторы 25 и 26 и соответственно через первый и третий диоды 27 и 28 подключены к инверсному входу усилителя 1. Общая точка первого интегрирующего конденсатора 25 и первого диода 27, а также общая точка второго конденсатора 26 и третьего диода 28 соответственно через второй 29 и через четвертый 30 диоды подключены к общему проводу регулятора.

Предлагаемый интегральный регулятор Негоды работает следующим образом. С помощью усилителя 1 производится усиление сигнала управления, который через согласующую схему и регулирующий орган 6 подается на объект 8 управления, а также на вход формирователя сигнала среднего текущего значения управляющего сигнала, включающего резистор 9 и конденсатор 10. Согласующая схема 6 может собой представлять усилитель с регулятором, например с регулятором тока в системе электропривода. Сигнал, снимаемый с конденсатора 10, усиливается по мощности усилителем 11. Сигналы с выхода усилителей 1 и 11 подаются на соответствующие входы устройств выделения положительных отклонений 12 и отрицательных отклонений 13, которые выделяют соответствующие однополярные отклонения управляющего сигнала от сигнала его среднего текущего значения. Устройства выделения однополярных отклонений 12 и 13 питаются от источников питающих постоянных напряжений + U_пит и - U_пит.
Устройство 12 выделения положительных отклонений управляющего сигнала от сигнала его среднего текущего значения работает следующим образом. При равных напряжениях на выходе усилителей 1 и 11 ток через транзистор 16 распределяется поровну на ток через диод 14 и на ток через диод 15, а напряжение на выходе устройства выделения положительных отклонений (общая точка диодов 14 и 15) будет равно напряжению на выходе усилителей 1 и 11. При появлении положительного отклонения управляющего сигнала от сигнала его среднего текущего значения диод 14 продолжает оставаться открытым, а диод 15 запирается. В этом случае весь ток от транзистора 16 протекает через диод 14 и усилитель 1, а напряжение на выходе устройства 12 выделения отрицательных отклонений будет равно напряжению на выходе усилителя 1. Таким образом напряжение на общей точке диодов 14 и 15 при отсутствии положительных отклонений равно напряжению на выходе усилителя 11 (равно напряжению сигнала среднего текущего значения управляющего сигнала), а при наличии положительных отклонений равно напряжению на выходе усилителя 1 (равно управляющему сигналу). Точно так же работает и устройство 13 выделения отрицательных отклонений. Параметры генераторов тока, собранных на транзисторах 16 и 20, выбраны так, что ток через транзистор 16 равен току через транзистор 20. Для этого величина резисторов 17 и 22 соответственно равна величине резисторов 21 и 24. Причем величина токов через транзисторы 16 и 20 не зависит от величины напряжений на выходе усилителей 1 и 11.Описываемый регулятор обеспечивает замедленное нарастание отклонений (по интегральному закону) и ускоренное уменьшение отклонений управляющего сигнала от сигнала его среднего текущего значения. Уменьшения отклонений осуществляются по пропорциональному закону. Алгоритм формирования управляющего сигнала при росте или положительного, или отрицательного отклонения выражается зависимостью
U_упр= U_с.т.з.(t_{нач.откл.}) ± t)dt, где U_упр (t) - сигнал управления;
U_с.т.з.(t_{нач.откл.}) - величина напряжения среднего текущего значения управляющего сигнала в момент времени начала отклонения;
t_{нач.откл.} - время начала отклонения.

C - емкость конденсаторов 25 и 26;
i_с.р. (t) - ток сигнала рассогласования, равный разности токов через резисторы 2 и 4.

Реализация описанного алгоритма формирования управляющего сигнала с использованием генераторов тока, собранных на транзисторах 16 и 20, позволяет повысить точность регулятора. Одной из причин повышения точности регулятора является увеличение тока через транзисторы 16 и 20 и его стабилизация.

Изобретение относится к интегральным регуляторам. Интегральный регулятор содержит усилитель постоянного тока, первый масштабирующий резистор, соединенный первым выводом с катодом первого диода, подключенного анодом к катоду второго диода и к первой обкладке первого интегрирующего конденсатора, второй масштабирующий резистор, соединенный первым выводом с анодом третьего диода, подключенного катодом к аноду четвертого диода и к первой обкладке второго интегрирующего конденсатора. Целью изобретения является повышение точности регулятора. В регулятор введены блоки выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, блок формирования среднего текущего значения сигнала управления и два генератора тока, связанные по питанию через балансировочные резисторы, причем вход блока формирования среднего текущего значения сигнала управления соединен с выходом усилителя постоянного тока, выход - с первыми входами блоков выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, подключенных вторыми входами к выходу усилителя постоянного тока, а выходами - к вторым обкладкам соответственно второго и первого интегрирующих конденсаторов и к выходам первого и второго генераторов тока, входы которых соединены соответственно с отрицательной и положительной клеммами источника питания, первые выводы первого и второго масштабирующих резисторов соединены с инвертирующим входом усилителя постоянного тока, анод второго и катод четвертого диодов соединены с общей шиной регулятора, второй вывод первого масштабирующего резистора является входом "Задание" регулятора, второй вывод второго масштабирующего резистора является входом "Регулируемая величина" регулятора, выход усилителя постоянного тока является выходом регулятора. 1 ил.

Интегральный регулятор, содержащий усилитель постоянного тока, первый масштабирующий резистор, соединенный первым выводом с катодом первого диода, подключенного анодом к катоду второго диода и к первой обкладке первого интегрирующего конденсатора, второй масштабирующий резистор, соединенный первым выводом с анодом третьего диода, подключенного катодом к аноду четвертого диода и к первой обкладке второго интегрирующего конденсатора, отличающийся тем, что, с целью повышения точности регулятора, в него введены блоки выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, блок формирования среднего текущего значения сигнала управления и два генератора тока, связанные по питанию через балансировочный резистор, причем вход блока формирования среднего текущего значения сигнала управления соединен с выходом усилителя постоянного тока, выход - с первыми входами блоков выделения положительных и отрицательных отклонений сигнала управления от его среднего текущего значения, подключенных вторыми входами к выходу усилителя постоянного тока, а выходами - к вторым обкладкам соответственно второго и первого интегрирующих конденсаторов и выходам первого и второго генераторов тока, входы которых, соединены соответственно с отрицательной и положительной клеммами источника питания, первые выводы первого и второго масштабирующих резисторов соединены с инвертирующим входом усилителя постоянного тока, анод второго и катод четвертого диодов соединены с общей шиной регулятора, второй вывод первого масштабирующего резистора является входом "задание" регулятора, второй вывод второго масштабирующего резистора является входом "регулируемая величина" регулятора, выход усилителя постоянного тока является выходом регулятора.