ЦИФРОАНАЛОГОВЫЙ ФАЗОВРАЩАТЕЛЬ Российский патент 1994 года по МПК G01R25/00 

Изобретение относится к радиотехнике и может быть использовано в цифроаналоговых устройствах, где необходим регулируемый фазовый сдвиг.

Известен фазовращатель, содержащий усилитель-ограничитель, вход которого является сигнальным входом фазовращателя, последовательно соединенные первый блок сброса интегратора, вход которого соединен с выходом усилителя-ограничителя, первый интегратор, первый компаратор и первый дифференциатор, последовательно включенные инвертор, вход которого соединен с выходом усилителя-ограничителя, второй блок сброса интегратора, второй интегратор, второй компаратор и второй дифференциатор, RS-триггер, R-вход и S-вход которого соединены с выходами соответственно первого и второго дифференциаторов, фильтр первой гармоники, вход которого соединен с выходом RS-триггера, а выход является выходом фазовращателя, источник опорного напряжения, выход которого соединен со вторыми входами интеграторов, и источник управляющего напряжения, выход которого соединен со вторыми входами компараторов [1].

Недостатком этого фазовращателя является относительно узкий диапазон регулирования фазы сигнала.

Наиболее близким по технической сущности к предлагаемому является цифроаналоговый фазовращатель, содержащий усилитель-ограничитель, вход которого является сигнальным входом фазовращателя, интегратор, источник постоянного напряжения, выход которого соединен с сигнальным входом интегратора, блок сброса интегратора, вход которого соединен с выходом усилителя-ограничителя, а выход - со входом сброса интегратора, компаратор, первый вход которого соединен с выходом интегратора, цифроаналоговый преобразователь, входы которого являются входами разрядов кода сдвига фазы, а выход соединен со вторым входом компаратора, дифференциатор, вход которого соединен с выходом компаратора, элемент НЕРАВНОЗНАЧНОСТЬ, первый вход которого соединен с выходом усилителя-ограничителя, а второй - со входом старшего разряда кода сдвига фазы, элементы И и ЗАПРЕТ, первые входы которых соединены с выходом дифференциатора, а вторые - с выходом элемента НЕРАВНОЗНАЧНОСТЬ, RS-триггер, R-вход которого соединен с выходом элемента ЗАПРЕТ, а S-вход - с выходом элемента И, и фильтр первой гармоники, вход которого соединен с выходом RS-триггера, а выход является выходом фазовращателя [2].

Недостатком этого фазовращателя является низкая стабильность сдвига частоты, обусловленная тем, что с изменением частоты входного сигнала изменяется амплитуда пилообразных колебаний на первом входе компаратора, а следовательно и отношение сигналов на его втором и первом входах, определяющее требуемый сдвиг фазы.

Целью изобретения является повышение стабильности сдвига фазы при изменении частоты входного сигнала.

Поставленная цель достигается тем, что в известный цифроаналоговый фазовращатель, содержащий усилитель-ограничитель, вход которого является сигнальным входом фазовращателя, первый интегратор, источник постоянного напряжения, блок сброса интегратора, вход которого соединен с выходом усилителя-ограничителя, а выход - со входом сброса первого интегратора, компаратор, первый вход которого соединен с выходом первого интегратора, цифроаналоговый преобразователь, входы которого являются входами разрядов кода сдвига фазы, а выход соединен со вторым входом компаратора, дифференциатор, вход которого соединен с выходом компаратора, элемент НЕРАВНОЗНАЧНОСТЬ, первый вход которого соединен с выходом усилителя-ограничителя, а второй - со входом старшего разряда кода сдвига фазы, элементы И и ЗАПРЕТ, первые входы которых соединены с выходом дифференциатора, а вторые - с выходом элемента НЕРАВНОЗНАЧНОСТЬ, RS-триггер, R-вход которого соединен с выходом элемента ЗАПРЕТ, а S-вход - с выходом элемента И, и фильтр первой гармоники, вход которого соединен с выходом RS-триггера, а выход является выходом фазовращателя, введены блок вычитания, первый вход которого соединен с выходом источника постоянного напряжения, пиковый детектор, вход которого соединен с выходом первого интегратора, а выход - со вторым входом блока вычитания, и второй интегратор, вход которого соединен с выходом блока вычитания, а выход - со входом первого интегратора.

Совокупность вновь введенных элементов и связей не следует явным образом из уровня техники, поэтому предлагаемый фазовращатель следует считать новым и имеющим изобретательский уровень.

На фиг. 1 приведена структурная схема предлагаемого фазовращателя; на фиг.2 - временные диаграммы, поясняющие его работу.

Цифроаналоговый фазовращатель содержит усилитель-ограничитель 1, блок 2 сброса интеграторов, интеграторы 3 и 4, компаратор 5, цифроаналоговый преобразователь 6, дифференциатор 7, элемент 8 НЕОДНОЗНАЧНОСТЬ, элемент 9 И, элемент 10 ЗАПРЕТ, RS-триггер 11, фильтр 12 первой гармоники, источник 13 постоянного напряжения, пиковый детектор 14 и блок 15 вычитания. Вход усилителя-ограничителя 1 соединен с сигнальным входом фазовращателя, а выход - со входом блока 2 и первым входом элемента 8, второй вход которого соединен со входом старшего разряда кода сдвига фазы, а выход - со вторыми входами элементов 9 и 10. Первый вход компаратора 5 соединен со входом детектора 14 и с выходом интегратора 3, соединенного своим сигнальным входом с выходом интегратора 4, а входом сброса - с выходом блока 2, второй вход - с выходом преобразователя 6, соединенного своими выходами со входами разрядов кода сдвига фазы, а выход - со входами дифференциатора 7, выход которого соединен с первыми входами элементов 9 и 10, соединенных своими выходами соответственно с S-входом и R-входом триггера 11. Первый вход блока 15 соединен с выходом источника 13, второй - с выходом детектора 14, а выход - со входом интегратора 4. Вход фильтра 12 соединен с выходом триггера 11, а выход - с выходом фазовращателя.

Цифроаналоговый фазовращатель работает следующим образом.

Синусоидальное напряжение (фиг.2,а), поступающее на сигнальный вход фазовращателя, преобразуется усилителем-ограничителем 1 в импульсы прямоугольной формы типа "меандр" (фиг.2,б), из фронтов которых блок 2 формирует короткие импульсы (фиг.2,в), используемые для сброса интегратора 3. Интегратор 3 интегрирует постоянное напряжение, поступающее на его сигнальный вход с выхода источника 4, в результате чего на выходе интегратора 3 формируется пилообразное напряжение с частотой, равной удвоенной частоте входного сигнала (фиг.2,г), которое поступает на первый вход компаратора 5.

С помощью источника 13, детектора 14, блока 15 и интегратора 4 амплитуда напряжения на выходе интегратора 3 и первом входе компаратора 5 поддерживается постоянным. Детектор 14 формирует постоянное напряжение, уровень которого равен амплитуде пилообразного напряжения интегратора 3. Это напряжение поступает на второй (вычитающий) вход блока 15, на первый (суммирующий) вход которого с выхода источника 13 поступает постоянное напряжение, уровень которого равен требуемой амплитуде пилообразного напряжения. Блок 15 формирует напряжение, равное разности напряжений на его первом и втором входах. Это напряжение поступает на вход интегратора 4. Напряжение на выходе последнего и на сигнальном входе интегратора 3 увеличивается при положительной полярности напряжения на выходе блока 15 и уменьшается при отрицательной полярности этого напряжения, что приводит к соответствующему увеличению (уменьшению) амплитуды пилообразного напряжения на выходе интегратора 3, а следовательно и уменьшению по модулю уровня напряжения на выходе блока 15. В установившемся режиме амплитуда пилообразного напряжения на выходе интегратора 3 равна уровню сигнала на выходе источника 13, а напряжение на выходе блока 15 и входе интегратора 4 равно нулю.

Пилообразное напряжение с выхода интегратора 3 в компараторе 5 сравнивается с постоянным напряжением, которое поступает на второй вход последнего с выхода преобразователя 6, преобразующего поступающий на его входы код сдвига фазы в постоянное напряжение. В результате сравнения на выходе компаратора 5 формируется последовательность прямоугольных импульсов (фиг. 2,д), передние фронты которых задержаны относительно передних фронтов выходных импульсов усилителя-ограничителя 1 на время, соответствующее величине требуемого фазового сдвига, и лежащее в диапазоне 0-Т/2, где Т - период входного сигнала, что соответствует требуемому фазовому сдвигу в пределах 0-180^о.

Дифференциатор 7 выделяет передние фронты выходных импульсов компаратора 5 (фиг. 2,е), которые поступают поочередно через элемент 9 на S-вход (фиг. 2, з) и через элемент 10 на R-вход (фиг.2,и) триггера 11. Триггер 11 переключается, формируя на своем выходе последовательность прямоугольных импульсов типа "меандр" (фиг.2,к), сдвинутую по фазе относительно входного синусоидального сигнала на угол, лежащий в диапазоне 0-360^о. Импульсы с выхода триггера 11 поступают на вход фильтра 12, на выходе которого формируется синусоидальное напряжение, сдвинутое по фазе относительно входного синусоидального напряжения на тот же угол, лежащий в диапазоне 0-360^о (фиг. 2,л).

Величина фазового сдвига выходного сигнала фазовращателя определяется величиной управляющего напряжения с выхода преобразователя 6 и значением старшего разряда ("0" или "1") кода сдвига фазы, поступающего на второй вход элемента 8.

В случае, когда значение старшего разряда кода сдвига фазы соответствует логическому "0", элемент 8 передает сигнал с выхода усилителя-ограничителя 1 без изменения (фиг.2,б,ж, левая половина), поэтому импульсы с выхода дифференциатора 7, соответствующие положительной полуволне входного напряжения, поступают через элемент 9 на S-вход установки единичного состояния триггера 11, а импульсы с выхода дифференциатора 7, соответствующие отрицательной полуволне входного напряжения, поступают через элемент 10 на R-вход установки нулевого состояния триггера 11. На выходе триггера 11 формируется последовательность прямоугольных импульсов типа "меандр" с частотой входного сигнала, сдвинутая относительно него на время τ₁, лежащее в пределах 0-Т/2, что соответствует фазовому сдвигу на угол, лежащий в пределах 0-180^о.

В случае, когда значение старшего разряда кода сдвига фазы соответствует логической "1", элемент 8 передает сигнал с выхода усилителя-ограничителя логически инверсным (фиг.2,ж, правая половина), поэтому импульсы с выхода дифференциатора 7, соответствующие положительной полуволне входного напряжения, поступают через элемент 10 на R-вход установки нулевого состояния триггера 11, а импульсы с выхода дифференциатора 7, соответствующие отрицательной полуволне входного напряжения, поступают через элемент 9 на S-вход установки единичного состояния триггера 11. При этом на выходе триггера 11 формируется последовательность прямоугольных импульсов типа "меандр" с частотой входного сигнала, сдвинутая относительно него на время τ₂, лежащее в пределах T/2-Т, что соответствует фазовому сдвигу на угол, лежащий в пределах 180-360^о.

В предлагаемом фазовращателе, в отличие от прототипа, амплитуда пилообразных колебаний на выходе интегратора 3 остается постоянной даже при изменении частоты входного сигнала. Это обеспечивает предлагаемому фазовращателю более высокую стабильность фазового сдвига при изменении частоты входного сигнала.

Использование: радиотехника, регулирование фазового сдвига. Сущность изобретения: устройство содержит: усилитель-ограничитель 1, блок сброса интегратора 2, два интегратора 3,4, компаратор 5, ЦАП 6, дифференциатор 7, элемент неоднозначность 8, элемент И 9, элемент ЗАПРЕТ 10, RS-триггер 11, фильтр первой гармоники 12, источник постоянного напряжения 13, пиковый детектор 14, блок вычитания 15. 2 ил.

ЦИФРОАНАЛОГОВЫЙ ФАЗОВРАЩАТЕЛЬ, содержащий усилитель-ограничитель, вход которого является сигнальным входом фазовращателя, первый интегратор, источник постоянного напряжения, блок сброса интегратора, вход которого соединен с выходом усилителя-ограничителя, а выход - с входом сброса первого интегратора, компаратор, первый вход которого соединен с выходом первого интегратора, цифроаналоговый преобразователь, входы которого являются входами разрядов кода сдвига фазы, а выход соединен с вторым входом компаратора, дифференциатор, вход которого соединен с выходом компаратора, элемент НЕРАВНОЗНАЧНОСТЬ, первый вход которого соединен с выходом усилителя-ограничителя, а второй - с входом старшего разряда кода сдвига фазы, элементы И и ЗАПРЕТ, первые входы которых соединены с выходом дифференциатора, а вторые - с выходом элемента НЕРАВНОЗНАЧНОСТЬ, RS-триггер, R-вход которого соединен с выходом элемента ЗАПРЕТ, а S-вход - с выходом элемента И, и фильтр первой гармоники, вход которого соединен с выходом триггера, а выход является выходом фазовращателя, отличающийся тем, что в него введены блок вычитания, первый вход которого соединен с выходом источника постоянного напряжения, пиковый детектор, вход которого соединен с выходом первого интегратора, а выход - с вторым входом блока вычитания, и второй интегратор, вход которого соединен с выходом блока вычитания, а выход - с входом первого интегратора.