УСТРОЙСТВО ДЛЯ КОНТРОЛЯ T-КОДОВ Российский патент 1995 года по МПК H03M13/00 

Изобретение относится к вычислительной технике и передаче данных, может быть использовано для контроля t-кодов.

Известно устройство для контроля оптимальных p-кодов Фибоначчи, содержащее, для p = 2 и n = 12, 12 триггеров, 9 блоков фиксации сбоев, два трехвходовых элемента И, 4 четырехвходовых элемента И, семнадцативходовый элемент ИЛИ, 2 индикатора, сигнализирующих, в группе каких триггеров произошел сбой, первый сигнализирует о переходе типа 0 в 1, второй о переходе типа 1 в 0, и соответствующих связей, указанных в а.с. СССР N 1149261, кл. G 06 F 11/00, 1983, устройство для контроля p-кодов Фибоначчи, содержащее элемент ИЛИ и сдвиговый регистр, триггер, элемент НЕ, блок задержки, счетчик и соответствующие связи, указанные в [1].

Недостаток этих устройств - низкие функциональные возможности, неспособность контроля пакетно-переменной формы t-кода.

Наиболее близким по технической сущности к предлагаемому является универсальное устройство для контроля t-кодов, содержащее регистр сдвига, счетчик с инверсным счетным входом, три двухвходовых элемента И, триггер, три элемента ИЛИ-И, трехвходовый элемент И, четырехвходовый элемент И, m-входовой элемент ИЛИ, двухвходовой элемент ИЛИ, вход, синхровход, вход установки, вход регистра, первый, второй и третий контрольные выходы, причем, вход устройства соединен с третьим, инверсным, входом четырехвходового элемента И, вторым входом первого двухвходового элемента И, первым входом второго двухвходового элемента И, вторым инверсным входом трехвходового элемента И, инверсным счетным входом сброса второго счетчика, со счетным входом и инверсным входом сброса счетчика, i-й выход которого соединен с i-м входом m-входового элемента ИЛИ и со вторым входом i-го элемента ИЛИ в первом элементе ИЛИ-И (i= ), выход которого соединен с четвертым инверсным входом четырехвходового элемента И, первым входом первого двухвходового элемента И, R-входом триггера, инверсный выход которого соединен со вторым входом второго двухвходового элемента И, выход которого соединен со вторым входом первого двухвходового элемента ИЛИ, выход которого является вторым контрольным выходом устройства, j-й выход второго счетчика соединен со вторым входом элемента ИЛИ во втором и третьем элементах ИЛИ-И (j= ), где r - число нулей между пакетами "1" в t-коде, выход третьего элемента ИЛИ-И соединен с третьим входом трехвходового элемента И, выход которого является третьим входом трехвходового элемента И, выход которого является третьим контрольным выходом устройства, выход второго элемента ИЛИ-И соединен с первым входом второго двухвходового элемента ИЛИ, выход которого соединен с S-входом триггера, выход m-входового элемента ИЛИ соединен с первым входом четырехвходового элемента И, выход которого является первым контрольным выходом устройства, синхровход устройства соединен с синхровходом счетчиков, вторым входом четырехвходового элемента И, первым входом трехвходового элемента И, вход сброса устройства соединен со входами сброса счетчиков и вторым входом второго элемента ИЛИ, первый разряд регистра соединен с одновходовым элементом ИЛИ в третьем элементе ИЛИ-И, j+1-й выход регистра соединен с первым входом j-го элемента ИЛИ-И, j+r+1-й выход регистра соединен с первым входом j-го элемента ИЛИ во втором элементе ИЛИ-И, j+2r+1-й выход регистра соединен с первым входом i-го элемента ИЛИ в первом элементе ИЛИ-И [2].

Недостаток прототипа - ограниченные функциональные возможности, а именно: неспособность контролировать пакетно-переменные формы t-кода.

Цель изобретения - расширение функциональных возможностей устройства за счет последовательного контроля пакетно-переменных форм t-кодов.

Эта цель достигается тем, что в устройство, содержащее счетчик, вход, синхровход, контрольный выход, введены блок управления (БУ), четыре блока вычисления логических функций (БВЛФ), четыре двухвходовых элемента И, два двухвходовых элемента ИЛИ, второй контрольный выход, вход установки, причем вход устройства соединен с входом блока управления, синхровход соединен с синхровходом счетчика, выход которого соединен шинной связью с четырьмя функциональными блоками. Выход первого блока вычисления логических функций соединен с первым входом первого двухвходового элемента И, выход последнего соединен с первым входом первого двухвходового элемента ИЛИ, выход которого является первым контрольным выходом устройства, выход второго БВЛФ, соединен со вторым входом четвертого двухвходового элемента И, а выход последнего соединен со вторым входом второго двухвходового элемента ИЛИ, выход которого является вторым контрольным выходом устройства, выход третьего БВЛФ соединен с первым входом второго двухвходового элемента, выход которого соединен со вторым входом первого двухвходового элемента ИЛИ, выход четвертого БВЛФ, соединен со вторым входом третьего двухвходового элемента И, выход которого соединен с первым входом второго двухвходового элемента ИЛИ, блок управления имеет четыре выхода, первый соединен со вторым входом второго и первым входом третьего двухвходовых элементов И, второй выход БУ соединен с прямым счетным входом счетчика, третий выход БУ соединен с входом установки счетчика в исходное состояние, четвертый выход соединен со вторым входом первого и первым входом четвертого двухвходовых элементов И, вход установки БУ соединен с входом установки устройства.

Пакетно-переменная форма t-кода может быть представлена в общей форме (1).

F_t(n) = ...

(1) где r - неограничена, r₁ - лежит в пределах a ≅ r₁ ≅ b (2) r_о - лежит в пределах r ≅ ≅ r_o ≅ d (3), F_t(n) - номер изображаемого числа в пакетно-переменной форме t-кода.

При передаче и хранении кода возникает необходимость в его проверке на наличие ошибки, что и позволяет предлагаемое устройство. Устройство при проверке выявляет несоответствие количества единиц в пакете, определяемое неравенством (2), а также несоответствие количества нулей между пакетами, определяемое неравенством (3).

На фиг. 1 изображена структурная схема предлагаемого устройства, которое содержит БУ1, счетчик 2, БВФЛ первый (<a), второй (>b), третий (>d), четвертый (<c), 3, 6, 4, 5 соответственно, элементы 7 И, 8И, 9И, 10И, 11 ИЛИ, 12 ИЛИ, информационный вход 14, синхровход 15, вход установки 13, информационные выходы устройства, первый 16 и второй 17 выходы блока управления 18, 19, 20, 21.

Блок управления 1, структурная схема которого изображена на фиг. 2, предназначен для обеспечения условий работы счетчика 2, т.е. преобразования входной кодовой комбинации в единичный потенциал, подаваемый на прямой счетный вход счетчика 2, сброса счетчика 2 в исходное состояние перед приемом единичных и нулевых пакетов. Схема блока 1 содержит триггер 22, элемент задержки 23, два духвходовых элемента 24, 25 И, двухвходовый элемент 26 ИЛИ.

Счетчик 2 предназначен для подсчета количества единиц в пакетах единиц и количества нулей в пакетах нулей исходной кодовой комбинации. В устройстве используется счетчик с прямым счетным входом, на который с триггера 22 (фиг. 2) через шину связи 19 подается единичный потенциал (после открытия триггера 1), и подсчет количества единиц (нулей) в пакете осуществляется по сумме синхроимпульсов, перед каждым пакетом единиц (нулей) счетчик сбрасывается в исходное состояние импульсом, вырабатываемым БУ 1 через шину связи 20, информацию о количестве единиц (нулей) в соответствующих пакетах счетчик выдает через шину связи на БВЛФ 3, 4, 5, 6, которые производят проверку условий 2 и 3, а именно 3, 6, 5, 4; перед сбросом счетчика 2 в исходное состояние с выхода элемента 26 И БУ 1 (фиг. 2), по окончании единичного пакета кодовой комбинации, единичный импульс поступает на входы элементов 7 И и 10 И, подключая блоки 3 и 6 к соответствующим информационным выходам для снятия информации об ошибках; аналогично после подсчета количества нулей в пакете нулей перед сбросом счетчика 2 в исходное состояние с выхода элемента 24 И единичный импульс поступает на входы элементов 8 И и 9 И, подключив блоки 4 и 5 к информационным выходам устройства (см. фиг. 1), эти же импульсы (с выхода элемента 25 И (24И)), пройдя элемент 26 ИЛИ, сбросят счетчик 2 в исходное состояние, подготовив его к приему очередного пакета нулей или единиц.

Реализация осведомительных сигналов
Q : X[1 : n] > C;
Q : X[1 : n] < C; где С - константа, записываемая в двоичном коде и представляется в виде C = ( σ₁ σ₂ σ₃... ... σ_n), где n - число разрядов проверяемого слова X, σ_t ∈ {0 , 1}, t = 1-n; в общем случае может быть осуществлена путем выписывания множества соответствующих отношению чисел (например, { 0,1,2,...C-1} для случая X[1:n] < C или {C+1, C+2...2ⁿ-1} для случая X[1: n] > C), представления этих чисел в двоичном коде с последующей минимизацией полученных таким образом нулевых функций. В частности для реализации осведомительного сигнала Q : X[1:3] < 3 или Q : X[1:3] < 011 получаем множество значений, при которых сигнал должен быть равен единице в виде {000, 001, 010}, откуда после склеивания по методу Квайна-Маккласки находим { 00-, 0-0} , что соответствует схеме, приведенной на фиг. 3. А для реализации осведомительного сигнала Q : X[1:3] > 5 или Q : X[1:3] > 101 получаем множество значений, при которых сигнал должен быть равен единице в виде { 110, 111}, откуда после склеивания по методу Квайна-Маккласки находим {11-} , что соответствует схеме, приведенной на фиг. 4.

Элементы 7, 10 И (фиг. 1) предназначены для подключения к информационным выходам функциональных блоков 3 и 6, проверяющих условие 2, после принятия пакета единиц.

Элементы 8, 9 И (фиг. 1) предназначены для подключения к информационным выходам устройства функциональных блоков 4 и 5, проверяющих условие 3, после принятия пакетов нулей.

Единица на информационном выходе 16 свидетельствует о наличии ошибок типа перехода 1 -> 0. Единица на информационном выходе 17 свидетельствует о наличии ошибки типа перехода 0 -> 1.

На вход 14 БУ 1 сигнал поступает в виде последовательной двоичной комбинации вида (1). Код единицы - наличие импульса заданной полярности, код нуля - отсутствие импульса.

Устройство работает следующим образом.

Рассмотрим работу устройства, которое контролирует пакетно-переменный t-код вида (1). Пусть устройство находится в исходном состоянии, на прямом выходе триггера 22 (фиг. 2) нулевой потенциал, подаваемый на прямой счетный вход счетчика 2. На вход 14 поступает кодовая комбинация вида (1), синхронизируясь синхроимпульсами, поступающими на синхровход 15.

При поступлении на вход 4 устройства нулей, описываемых параметром r (см. (1)), устройство остается в исходном состоянии. Поступившая на вход первая единица, описываемая параметром r₁, переводит триггер 22 (фиг. 2) в единичное состояние, т.е. с выхода триггера единичный потенциал поступает на прямой счетный вход счетчика 2 (триггер находится в единичном состоянии в течение приема данной кодовой комбинации, для приема новой кодовой комбинации, триггер 22 необходимо сбросить, подав на вход 13 устройства единичный импульс). Подсчет количества единиц, а в последующем и нулей, в пакете осуществляется по сумме синхроимпульсов, пока счетчик 2 не будет сброшен единичным импульсом с БУ; поступившая первая единица также поступает на вход элемента 24 И и инверсный вход элемента 25 И, в этот момент времени с выхода элемента задержки 23 (фиг. 2) на второй (инверсный) вход элемента 24 И и второй вход элемента 25 И поступает ноль, предшествующий первой единице, и на выходе элемента (24 И (фиг. 2) появляется единичный импульс (элемент 26 И импульса не выдает), этот импульс поступает на второй вход элемента 8 И и первый вход элемента 9 И, подключая блоки 4 и 5, контролирующие условие (3), к информационным выходам 16, 17 соответственно, но так как счетчик 2 находится в нулевом состоянии, блоки 4 и 5 информации об ошибках не выдают, единичный импульс с элемента 24 И через элемент 26 ИЛИ поступит на вход сброса счетчика 2, подготовив последний к приему пакета единиц, описанные действия будут повторяться после приема всех последующих пакетов нулей, после окончания пакета единиц первый нуль, поступающий за пакетом единиц со входа 14, поступает на первый вход элемента 24 И и инверсный вход элемента 25 И (фиг. 2), в этот же момент времени с выхода элемента задержки 23 (фиг. 2) последняя единица пакета поступает на инверсный вход элемента 24 И и вход элемента 25 И (фиг. 2), элемент 25 И выдает единичный импульс (элемент 24 И импульса не выдает), этот импульс поступает на второй вход элемента 7 И и 10 И, подключая блоки 3 и 6, контролирующее условие (2), к информационным выходам 16 и 17 соответственно, таким образом информация об ошибках поступает на информационные выходы 16 и 17, единичный импульс, подключивший блоки 3 и 6 к выходам 16 и 17, пройдя элемент 26 ИЛИ (фиг. 2), сбросит счетчик 2 в исходное состояние, подготовив его таким образом к приему последующего пакета нулей, описанные действия будут повторяться после приема всех последующих пакетов единиц; функциональные блоки подключаются к информационным выходам только перед сбросом счетчика, по окончании контроля пакета единиц блоки 3 и 6 подключаются элементами 7 И и 10 И соответственно, во время контроля пакетов единиц (нулей) данные блоки отключены, по окончании контроля пакета нулей блоки 4 и 5 подключаются элементами 8 И и 9 И соответственно, во время контроля пакетов единиц (нулей) данные блоки отключены от выходов 16 и 17.

Для различных t-кодов (имеются в виду параметры r₁, r_o) изменяются только функциональные блоки, схемы функциональных блоков, реализующих неравенство 3 ≅ ≅ r₁ ≅ 5, построены по вышеизложенным правилам и приведены на фиг. 3 - блок 3, фиг. 4 - блок 6, блоки 4 и 5 строятся аналогично.

Устройство производит контроль t-кодов на наличие ошибок типа перехода 0-1 и 1-0.

Предлагаемое устройство может применяться для контроля t-кодов в системах передачи и хранения информации.

Изобретение относится к вычислительной технике и передаче данных и может быть использовано для контроля структурных кодов. Цель изобретения - расширение функциональных возможностей за счет последовательного контроля пакетно-переменной формы t-кодов. Устройство содержит блок управления, счетчик 2, блоки вычисления логических функций 3-6 элементы И 7-10 и ИЛИ 11-12. Пакетно-переменная форма контролируется устройством путем дешифрации состояний счетчика 2, осуществляющего подсчет числа единиц и нулей в структурных группах последовательной комбинации. Устройство обнаруживает все асимметричные и все однократные ошибки (ошибки большей кратности фиксируются практически равновероятно), диагностирует с высокой точностью ошибки и определяют их характер (1-0 или 0-1). Изобретение позволяет создавать отказоустойчивую вычислительную технику и обеспечивает высокую достоверность переработки информации. 4 ил.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ T-КОДОВ, содержащее счетчик, два элемента И, два элемента ИЛИ, причем выходы первого и второго элементов И соединены с первым и вторым входами первого элемента ИЛИ, выход которого является первым выходом устройства, синхровход которого соединен с синхровходом счетчика, отличающееся тем, что, с целью расширения функциональных возможностей за счет последовательного контроля пакетно-переменной формы t-кодов, оно содержит третий и четвертый элементы И, четыре блока вычисления логических функций и блок управления, причем установочный вход, информационный вход и синхровход устройства соединены с одноименными входами блока управления, первый выход которого соединен с первыми входами второго и третьего элементов И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом четвертого элемента И и вторым выходом устройства, второй и третий выходы блока управления соединены соответственно со счетным и установочными входами счетчика, выходы которого соединены с входами всех блоков вычисления логических функций, четвертый выход блока управления соединен с первыми входами первого и четвертого элементов И, выходы с первого по четвертый блоков вычисления логических функций соединены соответственно с вторыми входами с первого по четвертый элементы И, причем блок управления содержит элемент задержки, два элемента ЗАПРЕТ, элемент ИЛИ и триггер, информационный вход, установочный вход и синхровход которого соединены с одноименными входами блока управления, первый выход которого соединен с выходом первого элемента ЗАПРЕТ и первым входом элемента ИЛИ, выход которого соединен с третьим выходом блока управления, второй и четвертый выходы которого соединены соответственно с выходами триггера и второго элемента ЗАПРЕТ, инверсный вход которого соединен с информационным входом блока управления, прямым входом первого элемента ЗАПРЕТ и входом элемента задержки, выход которого соединен с инверсным входом первого элемента ЗАПРЕТ и прямым входом второго элемента ЗАПРЕТ, выход которого соединен с вторым входом элемента ИЛИ.