ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА 8-4-2-1 В КОД 5-4-2-1 Российский патент 1995 года по МПК H03M7/04 

Изобретение относится к вычислительной технике и может быть использовано в системах обработки цифровой информации.

Цель изобретения упрощение преобразователя.

Функциональная схема преобразователя приведена на чертеже.

Преобразователь содержит первый и второй элементы И 1 и 2, элементы первый и второй ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4, элемент ИЛИ 5, элемент ИЛИ-НЕ 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, входы 8-11 и выходы 12-15, а также промежуточные выходы 16-18 преобразователя.

Преобразователь работает в соответствии со следующей таблицей истинности.

Как видно из этой таблицы, младший разряд входа 8 с весом "1" подается в инверсном виде, остальные разряды с весами "2", "4" и "8" в прямом виде.

На выходах 12-15 преобразователя формируются разряды выходного кода в прямом виде с весами соответственно "1", "2", "4" и "5". При этом сигналы на выходах 12 и 15 участвуют в формировании других выходных сигналов.

Использование вновь введенных элементов 5-7 соответствующими соединениями позволяют почти втрое упростить преобразователь по сравнению с прототипом и по критерию "число элементов Х число связей".

Изобретение относится к вычислительной технике. Его использование в системах обработки цифровой информации позволяет упростить преобразователь. Преобразователь содержит элементы И 1 и 2 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4. Благодаря введению элементов ИЛИ 5, элемента ИЛИ - НЕ 6 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ 7 и организации соответствующих соединений схема преобразователя по сравнению с прототипом упрощается почти втрое. Младший разряд входного кода с весом "1" подается на вход 8 в инверсном виде, остальные разряды с весами "2", "4" и "8" подаются на входы 9 - 11 в прямом виде. На выходах 12-15 формируется в прямом виде код с весами соответственно "1", "2", "4" и "5". 1 ил., 1 табл.

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА 8-4-2-1 В КОД 5-4-2-1, содержащий первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы И, первые входы которых объединены и являются инверсным входом первого разряда входов преобразователя, вторые входы первого и второго элементов И являются прямыми входами соответственно третьего и четвертого разрядов входов преобразователя, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с третьим входом первого элемента И и является прямым входом второго разряда входов преобразователя, выход первого элемента И соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является вторым разрядом выходов преобразователя, выход второго элемента И соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является третьим разрядом выходов преобразователя, отличающийся тем, что, с целью упрощения, в него введены элемент ИЛИ, элемент ИЛИ НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ НЕ, первый вход которого и первый вход элемента ИЛИ НЕ подключены к инверсному входу первого разряда входов преобразователя, вторые входы элемента ИЛИ НЕ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к прямому входу третьего разряда входов преобразователя, третий вход элемента ИЛИ НЕ подключен к прямому входу четвертого разряда входов преобразователя, выход элемента ИЛИ НЕ соединен с первым входом элемента ИЛИ, второй и третий входы которого подключены к выходам первого и второго элементов И, выход элемента ИЛИ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ НЕ и является первым разрядом выходов преобразователя, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ НЕ соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и является четвертым разрядом выходов преобразователя.