УСТРОЙСТВО СОПРЯЖЕНИЯ С АБОНЕНТСКОЙ ЛИНИЕЙ СВЯЗИ В ТЕЛЕФОННЫХ СИСТЕМАХ ОБМЕНА Российский патент 1997 года по МПК H04B3/06 H04M9/02 

Изобретение относится к технике связи, в частности к телефонным системам обмена для связи абонентской линии связи с процессором.

Известно устройство сопряжения с абонентской линией связи в телефонных системах связи, содержащее пять триггеров, элементы И и элементы И-НЕ.

Однако известное устройство обладает низкой надежностью связи абонентской линии.

Технический результат повышение надежности связи между абонентской линией и процессором.

На фиг. 1 представлена блок-схема устройства сопряжения абонентской линии в телефонных системах обмена; на фиг. 2 формы сигналов представленного на фиг. 1 устройства; на фиг. 3 принципиальная электрическая схема устройства сопряжения с абонентской линией связи в телефонных системах; на фиг. 4 временные диаграммы, поясняющие работу устройства сопряжения с абонентской линией связи, представленного на фиг. 3.

Устройство на фиг. 1 содержит блок 1 сопряжения, абонентской линии генератор 2 вызова, реле 3, телефон абонента 4, блок 5 включения/выключения вызова, источник опорного напряжения 6, устройство 7 сопряжения с абонентской линией связи, резистор R, конденсатор C. Блок 1 содержит дифференциальный усилитель 8 элемента И 9, датчик тока 10. Устройство 7 сопряжения с абонентской линией связи содержит первый и второй буферные блоки 1, 2, первый, второй, третий, четвертый и пятый триггеры 3 7, третий буферный блок 8, инвертор 9, элемент ИЛИ 10.

Согласно фиг. 1 и фиг. 2-4 данные C1-C4 с выхода процессора синхронизируются с сигналом записи от процессора и поступают на блок 1 сопряжения абонентской линии. Сигналы выделения контроля абонента также поступают на блок 1. Сигнал выделения получается следующим образом. Переменный сигнал вызова около 110 В (75 В • 2) от генератора 2 вызова добавляется к постоянному напряжению величиной 48 В, уровень фиг. 2А3, как показано на фиг. 2А, в результате чего получается сигнал с формой фиг. 2А1. Таким образом, становится видным, что сигнал вызова имеет форму синуса, меняющуюся от 62 В до 156 В /уровни фиг. 2А, А4/.

Сигнал вызова поступает на телефон 4 абонента через резистор R питания, когда механическое реле 3 включается для соединения контактных точек под управлением процессора. Однако, если сигнал вызова типа фиг. 2А1 проходит через реле 3 к абоненту, к двум контактным точкам прилагается высокое напряжение, что приводит к разрушению реле 3. Следовательно, соединение контактных точек реле 3 синхронизируется с сигналом пересечения, нуля ZC, таким как сигнал фиг. 2 А5, в результате чего к контактным точкам прилагается низкое напряжение.

Выход генератора 2 вызова соединяется с блоком 5 включения/выключения вызова для выделения сигнала вызова. Блок 1 обычно выделяет постоянный ток от источника питания 48 В, поступающий к абоненту, для контроля режима включения/выключения установки соединения, при этом если сигнал вызова поступает, ток от блока 1 выключается. Таким образом, когда генерируется сигнал вызова, блок 5 включения/выключения вызова генерируется сигнал вызова, блок 5 включения/выключения вызова генерирует сигнал включения/выключения режима установки соединения в зависимости от положения рычажного переключения. А именно, когда генерируется сигнал вызова, блок 5 включения/выключения вызова 4 генерирует сигнал величиной около 20 МВ относительно "земли", как показано на фиг. 2В, или величиной 2,3 В, как показано на фиг. 2В, согласно чему сигнал вызова отображает режим включения или выключения установки соединения соответственно.

Затем дифференциальный усилитель блока 1 усиливает разность между выходами блока 5 включения/выключения вызова и источника опорного напряжения 6 для определения состояния рычажного переключателя в течение вызова. В этом случае, если опорное напряжение устанавливается порядка 1,8 В, то дифференциальный усилитель выдает "высокий" сигнал при включенном режиме и "низкий" сигнал при включенном. "Низкий" сигнал проходит через элемент И на процессор и устройство 7 сопряжения, как сигнал выделения . Сопряжение между блоком 1 и процессором далее будет описано с использованием сигнала выделения и сигнала пересечения нуля ZC.

Согласно фиг. 3 первый буферный блок 1 содержит четыре буфера B1-B4 для накопления четырех потоков данных C2-C4, производимых процессором. Второй буферный блок 2 также содержит четыре буфера B5-B8 для накопления сигнала записи , сигнала выделения , сигнала пересечения нуля ZC и сигнала прерывания . Четыре триггера 1, 2, 3, 4 F1, F2, F3, F4 запоминают соответственно первый -четвертый потоки данных C2-C4 в ответ на сигнал записи как сигнал синхронизации и устанавливаются в исходное состояние с помощью сигнала прерывания .

Сигнал выделения DET инвертируется с помощью инвертора 9NG, чей выход и выход второго триггера 2 FF2 логически объединяются элементом ИЛИ 10 OG для генерации второго потока данных вместе с сигналом включения/выключения автовызова. Пятый триггер 5 FF5 принимает выход от элемента ИЛИ 10 OG для удержания второго потока данных C2 и сигнал включения/выключения автовызова в ответ на сигнал пересечения нуля как сигнала синхронизации и устанавливается в исходное состояние сигналом прерывания . Третий буферный блок 8 содержит четыре буфера B9 B12 для накопления выходов от первого, третьего, четвертого и пятого триггеров 1, 3, 4, 5 FF1, FF3 FF5 для передачи сигналов на блок 1.

Согласно фиг. 4A-K первый-четвертый потоки данных C1 C4 от процессора, как показано на фиг. 4В-Е, соответственно поступают через буферы B1 B4 на триггеры 1 4 FF1 FF4, для удержания с первого по четвертый поток данных C2 C4 в ответ на сигнал записи , как показано на фиг. 4G. Затем первый, третий и четвертый триггеры 1, 3, 4, 5 FF1, FF3 и FF4 соответственно обеспечивают через буферы B9, B11, B12 первый, третий и четвертый выходные потоки данных OC1, OC3 и OC4, как показано на фиг. 4Н, J и K, для снабжения этими данными OC1, OC3 и OC4 блок 1.

Второй поток данных C2 второго триггера 2FF2 поступает на один вход элемента ИЛИ 10 OG. Когда наблюдается режим выключения установки соединения и произведен сигнал вызова, сигнал выделения , получаемый от блока 1, как показано на фиг. 4, поступает через буфер B6 на инвертор 9NG. В этом случае сигнал выделения с "низким" уровнем, как показано на фиг. 4, инвертируется инвертором 9NG в сигнал с "высоким" уровнем, приложенный к другому входу элемента ИЛИ 10.

Элемент ИЛИ 10 OG логически объединяет выходы второго триггера 2FF2 и инвертора 9NG для получения "высокого" сигнал в случае, если второй поток данных C2 имеет "высокий" уровень или возникает включение/выключение автовызова. Пятый триггер 5 принимает выход от элемента ИЛИ 10 OG для удержания второго потока данных C2 или сигнала включения-выключения автовызова в ответ на сигнал пересечения нуля ZC, как сигнала синхронизации, генерируемого, как показано на фиг. 4 F, D, когда бы он ни переключался относительно напряжения земли. Триггер 5 FF5 является триггерной защелкой уровня, служащей для надежного генерирования сигнала включения/выключения автовызова даже, если возникает остановка генерации сигнала пересечения нуля C. Выход пятого триггера 5 FF5 соединяется через буфер B10 с блоком 1, как второй поток выходных данных OC2 и как это показано на фиг. 4J.

Работа устройства сведена в таблицу.

В таблице D_cx (x=1, 2, 3, 4) выходные данные, Qd_cx (x=1, 3, 3, 4) выходные данные, так же как входные данные, и Qo_cx (x=1, 2, 3, 4) выходные данные предыдущего состояния.

Изобретение относится к технике связи, в частности к телефонным системам обмена для связи абонентской линии с процессором. Технический результат - повышение надежности связи абонентской линии связи с процессором. Устройство содержит первый, второй и третий буферные блоки 1, 2, 8, первый, второй, третий, четвертый и пятый триггеры 3 - 7, инвертор 9, элемент ИЛИ 10. 4 ил., 1 табл.

Устройство сопряжения с абонентской линией связи в телефонных системах обмена, содержащее первый, второй, третий, четвертый и пятый триггеры, входы PR которых соединены и являются входами постоянного напряжения устройства, причем вход сброса CLR первого триггера соединен с входами сброса CLR второго, третьего, четвертого и пятого триггеров, отличающееся тем, что введены первый, второй и третий буферные блоки, инвертор и элемент ИЛИ, выход которого подключен к информационному D-входу пятого триггера, при этом первый, второй, третий и четвертый выходы первого буферного блока подключены к информационным D-входам соответственно первого, третьего, четвертого триггеров, причем прямой выход Q второго триггера подключен к первому входу элемента ИЛИ, к второму входу которого через инвертор подключен второй выход второго буферного блока, третий и четвертый выходы которого подключены соответственно к входу записи СК и к входу сброса СLR пятого триггера, прямой выход Q которого, а также прямые выходы Q первого и третьего триггеров и инверсный выход четвертого триггера подключены соответственно к четвертому, первому, второму и третьему входам третьего буферного блока, первый, второй, третий и четвертый выходы которого являются соответственно первым ОС1, вторым ОС2, третим ОС3 и четвертым ОС4 выходами устройства, первым С1, вторым С2, третьим С3 и четвертым С4 входами которого являются соответственно первый, второй, третий и четвертый входы первого буферного блока, а первый, второй, третий и четвертый входы второго буферного блока являются соответственно входом записи, входом выделения сигнала входом сигнала ZС пересечения O и входом сигнала прерывания устройства.