ДЕШИФРАТОР ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ Российский патент 1997 года по МПК H03M13/02 

Изобретение относится к созданию дешифраторов импульсных последовательностей, используемых для обработки последовательностей бит бинарных данных, которые декодируются в последовательность бит бинарных каналов, при этом последовательность данных бит разделяется на последовательные частные блоки, каждый из которых содержит m бит информации. Эти блоки кодируются в частичные блоки из (n₁ + n₂) бит каналов (n₁ + n₂ > m). Каждый из этих блоков бит каналов содержит блок n₁ информационных бит и блок n₂ разделительных бит, так что каждый частичный блок информационных бит разделен все время одним блоком разделительных бит. Два последовательных канала бит первого типа, типа "1", разделены по меньшей мере d последовательными битами второго типа, типа "0", причем число последовательных канальных бит второго типа не превосходит k. При цифровой передаче или при магнитной или оптической записи/воспроизведении информация состоит главным образом из символов, в частности, из бинарных (двоичных) символов. Один символ, например "1", может быть записан в коде NRZ-M как переход между двумя состояниями намагничивания или фокусирования на магнитном диске, ленте или на оптическом диске. Другой символ "0" записывается как отсутствие такого перехода.

Как правило, ограничения накладываются на последовательности символов. Например, в некоторых системах требуется самотактирование. Это приводит к необходимости иметь в символьных последовательностях достаточные интервалы для генерирования в них сигналов синхронизации. Дальнейшее требование может состоять в том, что некоторые символьные последовательности не должны появляться в информационных сигналах, так как эти последовательности предназначены для специальных целей, например, для синхронизации. Имитация синхронизационных последовательностей информационными сигналами нарушает однозначность синхронизационного сигнала. Далее может возникать требование, чтобы переходы не происходили слишком близко друг от друга, чтобы не происходило межсимвольное взаимовлияние.

В случае магнитной или оптической записи ограничения могут быть связаны с плотностью информации на записывающем средстве, так как при увеличении определенного минимального расстояния между двумя последовательными переходами на записывающем средстве увеличивается соответствующий минимальный интервал времени (T_Mин) регистрируемого сигнала и соответственно возрастает информационная плотность. Кроме того, минимальная ширина полосы (B_Mин) коррелирует с минимальным расстоянием T_Mин (B_Mин 1/2 T_Mин).

Когда используют информационные каналы, не проводящие постоянный ток, как это обычно бывает при магнитной записи, то возникает требование, чтобы символьные последовательности в информационных каналах содержали возможно меньшую компоненту постоянного тока.

Декодирование описанного в первом параграфе настоящего описания рода раскрыто в литературе [1]
Статья относится к кодам блоков, основанным на ограниченных по d, k или (d, k)q-разрядным блокам символов, каковые блоки удовлетворяют следующим требованиям:
а) ограничение по d: два символа типа "1" разделены цепочкой из по меньшей мере d последовательных символов типа "0",
б) ограничение по k: максимальная длина цепочки из символов типа "0" равна k.

Последовательность, например, двоичных битов данных распределяется в последовательные примыкающие блоки, каждый из которых имеет m битов данных. Эти блоки из m битов данных кодируются в блоки из n битов информации (n > m). Так как n > m, количество комбинаций с n информационными битами превосходит количество возможных блоков битов данных (2^m). Если, например, на блоки информационных битов накладывается требование ограничения по d перед передачей или записью, расположение 2^m блоков битов данных в такое же количество 2^m блоков информационных битов (из возможного количества 2ⁿ блоков) производится так, что используются для расположения только те блоки информационных битов, которые удовлетворяют требованию, которое накладывается.

Известно из [1] сколько различных блоков информационных битов можно иметь в зависимости от длины блока (n) и требования ограничения по d. Так, имеются 8 блоков информационных битов, имеющих длину n 4 при условии, что минимальное расстояние d 1. Следовательно, блоки битов данных, имеющие длину m 3 (2³ 8 слов данных), могли бы быть представлены блоками информационных битов, имеющими длину n 4, причем два соседних символа типа "1" в блоках информационных битов будут разделены по меньшей мере одним символом типа "0". Для этого примера кодирование будет таким (двухсторонняя стрелка обозначает переход одного блока в другой и обратно):

При связывании блока информационных бит в некоторых случаях не удается удовлетворить требованию (в примере, по d-ограничению) без принятия дополнительных мер. В статье предлагается включать разделительные биты между блоками информационных бит. Для случая d-ограничения кодирования достаточен один блок разделительных бит, содержащих d-бит "0" типа. В предыдущем примере, где d=1, один разделительный бит (один нуль) достаточен. В этом случае каждый блок из 3-х бит кодируется 5-ю (4+1) канальными битами. Этот метод кодирования отличается тем недостатком, что имеет значительную низкочастотную составляющую в спектре потока канальных бит (включающую и постоянный ток). Другим недостатком является сложность элементов преобразователя кодов, в особенности демодулятора.

В отношении первого недостатка в работе [2] указывается, что дисбаланс постоянного тока (d,k)-ограниченных кодов может быть ограничен за счет межсоединений блоков канальных бит при помощи так называемых инвертирующих или неинвертирующих связей. Признак вклада текущего блока канальных бит в дисбаланс постоянного тока выбирается для уменьшения дисбаланса постоянного тока предыдущего блока канальных бит. Однако при (d,k)-ограниченном коде блоки информационных бит могут быть образованы без конфликта с (d,k)-ограничениями, так что не требуется разделение бит.

Целью изобретения является упрощение дешифратора.

Указанная цель достигается тем, что дешифратор импульсных последовательностей, содержащий преобразователь кодов, выходы которого являются выходами дешифратора, включает в себя сдвигающий регистр, счетчик импульсов, формирователь синхроимпульсов и элемент ИЛИ, выход которого подключен к одному из входов сдвигающего регистра, выходы которого подключены к соответствующим входам элемента И, второй вход элемента ИЛИ объединен со входом элемента задержки и является входом дешифратора, выход элемента и формирователя соединен со стартовым входом счетчика импульсов, выход которого соединен с тактовым входом регистра хранения, при этом выходы сдвигающего регистра соединены с соответствующими входами преобразователя кодов, входы синхронизации сдвигающего регистра и счетчика импульсов объединены и подключены к выходу элемента синхронизации, который непосредственно связан с входом дешифратора.

На фиг. 1 показаны некоторые битовые последовательности для иллюстрации осуществления формата кодирования; на фиг.2 некоторые другие варианты осуществления формата канального кодирования, которые следует использовать для уменьшения дисбаланса постоянного тока; на фиг.3 блок-схема кодирования; на фиг.4 блок синхронизационных бит; на фиг.5 схема выполнения демодулятора для декодирования бит данных; на фиг.6 схема выполнения формирователя импульсов; на фиг.7 схема выполнения формата кадра; на фиг.8 предлагаемое устройство.

Соответствующие элементы на чертежах обозначены одинаковыми позициями.

На фиг.1 приведены некоторые битовые последовательности для иллюстрации метода кодирования потока бит двоичных данных (фиг.1а) в поток бит двоичных каналов (фиг. 1б). Поток бит данных делится на последовательные блоки ВД. Каждый блок бит данных содержит m бит данных. Для примера в дальнейшем изложении использовано m=8, другие величины m также возможны.

Такая последовательность бит по многим причинам не годится для прямой оптической или магнитной записи.

Такие последовательности битов не очень подходят для прямой оптической или магнитной записи по нескольким причинам. А именно, когда два символа типа "I" следуют сразу друг за другом и записываются, например, на носителе записи в виде переходов от одного направления намагничивания к другому, или как переход к ямке, то эти переходы не должны быть слишком близкими друг к другу вследствие их взаимного влияния. Это ограничивает плотность информации. В то же время минимальная полоса частот B_Mин, которая требуется, чтобы передать или записать поток битов, увеличивается, если минимальное расстояние T_Mин между последовательными переходами B_Mин=1/2T_Mин). Другое требование, которое часто накладывается на передачу данных и оптические или магнитные системы записи, заключается в том, что последовательности битов должны иметь достаточное количество переходов для выделения из переданного сигнала синхронизации, с помощью которого можно произвести синхронизацию. Блок, в котором m нулей, перед которым в худшем случае прошел блок, заканчивающийся многими нулями, а после которого идет блок с многими нулями в начале, затруднил бы выделение импульсов синхронизации.

Информационные каналы, которые не пропускают постоянный ток, такие как каналы магнитной записи, должны далее удовлетворять требованию, чтобы поток данных, подлежащих записи, имел составляющую постоянного тока как можно меньшей величины. При оптической записи желательно, чтобы низкочастотная часть спектра данных была бы максимально подавлена для работы сервоуправления. В дополнение, демодуляция упрощается, когда составляющая постоянного тока сравнительно мала.

По вышеуказанным и другим соображениям производится так называемое канальное кодирование битов данных, прежде чем их передавать через канал или прежде чем их записывать. В случае блочного кодирования (литература D (1)) блоки битов данных, каждый их которых содержит m битов, кодируются как блоки информационных битов, каждый из которых содержит n₁ информационных битов. Фиг. 1 показывает, как блок битов данных BD_i преобразуется в блок информационных битов BI_i. Для примера, величина n₁ выбрана равной 14, что и используется в дальнейшем описании и чертежах. Так как n₁ больше m, не все комбинации, которые могут быть образованы из n₁ битов, используются: те комбинации, которые не согласуются хорошо с используемым каналом, отбрасываются. Так, в данном примере нужно выбрать лишь 256 слоев из возможного количества более 16000 канальных слов или требуемого перевода один к одному слов данных в канальные слова. Следовательно, на канальные слова можно наложить дополнительные требования. Однако такое требование заключается в том, что между двумя соседними информационными битами первого типа "I" находилось бы по меньшей мере d последовательных соседних информационных битов второго типа "0" в одном и том же блоке из n₁ информационных битов. Табл.1 на с. 439 литературы D(1) показывает, сколько имеется таких двоичных слов, в зависимости от величины d. Из таблицы видно, что для n₁ 14 имеются 277 слов с по меньшей мере двумя (d=2) битами нулевого типа между соседними битами типа "I". При кодировании блоков из восьми битов данных, которых может быть 2⁸=256 комбинаций в блоки из 14 канальных битов можно удовлетворить с запасом ограничению d=2.

Соединение цепочкой блоков информационных битов BI_i однако невозможно без дальнейших мероприятий, если требование ограничения по d распространяется не только внутри блока, но и между соседними блоками. Для устранения этого литература D(1) предлагает (с. 451) включить один или больше разделительных битов между блоками канальных битов.

Легко заменить, что если число разделительных битов нулевого типа по меньшей мере равно d, то условие ограничения по d выполняется. Фиг.1 показывает, что блок канальных битов BC_i состоит из блока информационных битов BI_i и блока разделительных битов BS_i. Блок разделительных битов включает n₂ битов, так что блок канальных битов BC_i включает n₁ + n₂ битов. Для примера возьмем n₂=3.

Чтобы сделать генерацию импульсов синхронизации максимально надежной, дополнительным требованием будет, что максимальное количество соседних битов типа "0" между соседними битами типа "I" в пределах одного блока информационных битов было бы ограничено заранее заданной величиной k. В примере, где m=8, n₁ 14 из 277 слов, которые удовлетворяют требованию d=2, можно отбросить те слова, например, которые имеют очень большое значение k. Оказывается, что k может быть ограничено десятью. Следовательно, набор из 2⁸ (в общем случае 2^m) блоков битов данных из 8 битов каждый (в общем случае m) переводится в набор также 2⁸ (в общем случае 2^m) блоков информационных битов, каковые информационные биты били выбраны из 2¹⁴ (в общем случае 2ⁿ¹) возможных блоков информационных битов, что частично является результатом того, что были наложены следующие условия: d=2 и k=10 (в общем случае, ограниченные по d, k). Имеется еще свобода в выборе, какой блок битов данных связать с каким блоком информационных битов. В вышеуказанной литературе D(1) перевод из битов данных в информационные биты задан однозначно и определен математически. Хотя можно в принципе использовать и этот перевод, следует предпочесть другой способ объединения, что будет подробнее разъяснено ниже.

Соединение в цепочку ограниченных далее по k канальных слов BI_i возможно лишь, что справедливо и для ограничения по d, только при введении разделительных блоков между блоками информационных битов BI_i. В принципе можно использовать одинаковые разделительные блоки из n₂ битов каждый, так как требования ограничения по d и k не противоречат друг другу, а скорее дополняют друг друга. Когда, следовательно, сумма числа битов нулевого типа, предшествующих данному разделительному блоку, превосходит количество значений, следующих за этим разделительным блоком, и битов самого разделительного блока превосходит величину k, тогда по меньшей мере одно из значений бита нулевого типа в разделительном блоке должно быть заменено битом единичного типа, чтобы разделить цепочку нулей в последовательности, каждая из которых не более k битов по длине.

В дополнение к их функции обеспечения удовлетворения требований ограничения по (d, k) разделительные блоки могут иметь такой формат, что их можно также использовать для уменьшения разбаланса по постоянному току. Это основано на понимании того факта, что для некоторых соединений блоков информационных битов предписывается заранее заданный формат блока разделительных битов, но что в большом количестве случаев либо никаких требований не накладывается на формат блока разделительных битов, либо требования эти очень ограниченные. И степень свободы, возникающая таким образом, используется для уменьшения разбаланса по току.

Появление и нарастание разбаланса по постоянному току может быть объяснено следующим образом. Блок информационных битов BI_I, как показано на фиг. 1b, записывается на носитель записи, например, в виде формата NRZ-mark (NRZ нон ретерн ту зиро, запись, где параметр имеет положительное и отрицательное значение, но не имеет нулевого). При этом формат "I" отмечается переходом параметра в начале соответствующей ячейки бита и становится нулем, если нет перехода в записи. Последовательность битов, показанная в BI_I, принимает вид, показанный линией WF, и в такой форме эта последовательность записывается на носителе записи. Эта последовательность имеет разбаланс по постоянному току, так как для данной последовательности положительный уровень держится дольше, чем отрицательный. Мера для разбаланса по постоянному току, которой часто пользуются, это цифровая сумма, сокращенно по-английски ди-эс-ви. Принимая уровни ломаной wF +1 и -1, соответственно, ди-эс-ви тогда равна текущему интегралу ломаной wF, и равна +6T в примере, показанном на фиг.1, если T длительность битового интервала. Если такие последовательности будут повторяться, разбаланс по постоянному току будет расти. Вообще этот разбаланс по постоянному току дает смещение нулевой линии, которое снижает эффективное отношение сигнал-шум и, следовательно, надежность обнаружения записанного сигнала.

Блок разделительных битов BS_i используется для ограничения разбаланса по постоянному току следующим образом.

В данный момент подается блок битов данных BD_i. Этот блок битов данных BD_i преобразуется в блок информационных битов BI_i, например, по таблице, заложенной в памяти. После этого формируется набор возможных блоков канальных битов, содержащих (n₁ + n₂) битов. Все эти блоки имеют один и тот же блок информационных битов (места битов от 1 по 14 включительно, фиг.1b), дополненный возможными битовыми комбинациями разделительного блока n₂ (места битов 15, 16 и 17, фиг. 1b). Следовательно, в примере, показанном на фиг.1b, получится набор из 2ⁿ2 8 блоков канальных битов. После этого определяются следующие параметры каждого из возможных блоков канальных битов, в принципе в любой последовательности:
a) для данного возможного блока канальных битов с учетом предыдущего блока канальных битов определяется, выполняются ли ограничения по d и k при формате данного блока разделительных битов,
b) определение ди-эс-ви для данного возможного блока канальных битов.

Первый сигнал индикации генерируется для тех возможных блоков канальных битов, которые удовлетворяют требованиям ограничения по d и k. Выбор параметров кодирования гарантирует, что такая индикация будет выдана по меньшей мере для одного из возможных блоков информационных битов. Наконец, из возможных блоков канальных битов, для которых был выдан первый сигнал индикации, выбирается тот блок канальных битов, который, например, в абсолютном смысле имеет наименьшую ди-эс-ви. Однако еще лучшим способом является запоминание ди-эс-ви предыдущих блоков канальных битов и выбирается из блоков канальных битов, которые должны передаваться в следующий раз, такого блока, который вызовет уменьшение абсолютного значения аккумулированного ди-эс-ви. Выбранное таким образом слово передается или записывается.

Фиг.2a схематически показывает последовательности блоков канальных битов BC_i-1, BC_i, BC_i+1, причем эти блоки имеют заранее заданное количество битов (n₁ + n₂). Каждый блок канальных битов имеет блоки информационных битов, состоящие из n₁ битов, и блоки разделительных битов BS_i-2, BS_i-1, BS_i, BS_i+1. каждый состоит из n₂ битов.

В этом воплощении разбаланс по постоянному току определяется по нескольким блокам, например, как показано на фиг.2a, по двум блокам с канальными битами BC_i и BC_i+1. Разбаланс по постоянному току определяется так же, как описано для воплощения фиг.1, при условии, что возможные форматы суперблоков генерируются для каждого суперблока SBC_i, то есть блоков информационных битов для блока BC_i и блоков BC_i+1 дополняются всеми возможными комбинациями, которые могут быть образованы с n₂ разделительными битами блоков BS_i и блока BS_i+1. Комбинация, которая уменьшает разбаланс по постоянному току, после этого выбирается из этого набора. Этот способ имеет преимущество, что остаточный разбаланс по постоянному току имеет более равномерный характер, так как предварительно рассматривается более одного блока канальных битов и вмешательство будет оптимальным.

Выгодный вариант этого способа имеет отличительную черту в том, что суперблок SBC_i (фиг.2a) сдвигается на один блок канальных битов только после того, как разбаланс по постоянному току был сведен к минимуму. Это значит, что блок BC_i (на фиг. 2a), который является частью суперблока SBC_i, обрабатывается и что последующий суперблок SBC_i+1 (не показан) содержит блоки BC_i+1 и BC_i+2 (не показан), для которых проводится вышеописанная операция приведения к минимуму разбаланса по постоянному току. Таким образом блок BC_i+1 является частью как суперблока SBC_i и последующего блока SBC_i+1. Тогда вполне возможно, что (первоначальный) выбор разделительных битов в блоке BS_i+1, проделанный в суперблоке SBC_i, отличается от окончательного выбора, проделанного в суперблоке SBC_i+1. Так как каждый блок рассматривается несколько раз (дважды в данном примере), разбаланс по постоянному току и, следовательно, добавочный шум еще больше уменьшается.

Фиг. 2b показывает дальнейшее воплощение, в котором разбаланс по постоянному току определяется для нескольких блоков одновременно (SBC_j), например, для показанного на фиг.2в в случае четырех блоков канальных битов BC_j ⁽¹⁾, BC_j ⁽²⁾, BC_j ⁽³⁾ и BC_j ⁽⁴⁾. Каждый из этих блоков канальных битов содержит заранее определенное количество n₁ информационных битов. Однако количество разделительных битов может быть 2 для каждого блока и 6 для блока BS_j ⁽⁴⁾. Определение расбаланса по постоянному току производится подобно описанному для воплощения по фиг.2а.

Фиг.5 показывает воплощение демодулятора, который демодулирует блоки в 8 битов данных из блоков 14 информационных битов. Фиг.5 показывает блок-схему демодулятора преобразователя кодов.

Демодулятор включает логические схемы И от 17-0 до 17-51 включительно, и каждая имеет один или более входов. К каждому входу подводится один из 14 битов блоков информационных битов, причем входы прямого и инвертирующего типа. Фиг. 5b показывает в столбце C_i, как это производится. Столбец 1 представляет младший по величине бит в положении C₁ 14-битового информационного блока, столбец 14 старший бит C₁₄, а промежуточные столбцы 2-13 включительно, соответственно показывают остальные положения битов согласно их величине. Строки 0-51 включительно относятся к номерам логических схем И, то есть, строка 0 относится ко входному формату логической схемы И 17-0, строка 1 относится к входному формату логической схемы И 17-1 и т.д. Символ 1 в i-ом столбце строки j обозначает, что j-ая логическая схема И 17 записывается через неинвертирующий вход содержанием i-го битового положения B₁. Символ 0 в i-ом столбце строки j обозначает, что j-ая логическая схема И 17 запитывается через инвертирующий вход содержанием первого битового положения (C_i). Следовательно, (строка 0) инвертирующий вход логической схемы И 17-0 соединен с i-ым битовым положением (C₁), а неинвертирующий вход соединен с четвертым битовым положением (C₄), строка 1 -неинвертирующий вход логической схемы И 17-1 соединен с третьим положением (C₃) и т.д.

Демодулятор далее включает 8 логических схем ИЛИ от 18-1 до 18-8 включительно, входы которых соединены с выходами логических схем И 17-0 - 17-51 включительно. Фиг. 5b показывает в столбце A_i, как это реализуется. Столбец A₁ относится к логической схеме ИЛИ 18-1, столбец A₂ относится к логической схеме ИЛИ 18-2. к и столбец A₈ относится к логической схеме ИЛИ 18-8. Буква A в i-ом столбце j-ой строки показывает, что выход логической схемы И 17-j соединен со входом логической схемы ИЛИ 18-i.

Для логических схем И 17-50 и 17-51 схема изменена следующим образом. Инвентирующие выходы обеих логических схем И 17-50 и 17-51 каждый соединен со входом еще одной логической схемы И 19. Выход логической схемы ИЛИ 18-4 подключен к еще одному входу логической схемы И 19.

Каждый выход логических схем ИЛИ 18-1, 18-2, 18-3 и 18-5 18-8 включительно, а также соответствующий выход логической схемы И 19 выдан на выход 20-i. Декодированный блок из 8 битов данных, следовательно, имеется в параллельном виде на этих выходах.

Демодулятор, показанный на фиг.5, может быть выполнен альтернативно в виде так называемой программируемой сборки логических схем FPLA (филд прогрэммэбл лоджик эррей), например, биполярной сборки фирмы Сигнетикс типа 82S100/82S101.

Демодулятор, показанный на фиг.5, вследствие его простоты чрезвычайно подходит для оптических систем записи типа "только для считывания".

На фиг.6 показан формирователь импульсов. Полученный сигнал поступает на вход терминала 21. Сигнал имеет формат NRZ-M(ark). Этот сигнал напрямую подается на первый вход элемента ИЛИ 22 и на второй вход элемента ИЛИ 22 через элемент задержки 23. Так называемый NRZ-I сигнал получают на выходе элемента ИЛИ 22, который подают на вход сдвигающего регистра 24. Сдвигающий регистр содержит определенное число секций, которое соответствует числу бит, содержащихся в блоке бит синхронизации. В используемом далее примере сдвигающий регистр должен содержать 23 секции для того, чтобы вмещать последовательность 10000000000100000000001. Каждый отвод соединен с входом элемента И 25, который (вход) может быть инвертирующим или неинвертирующим. Когда имеется синхронизационная последовательность на входах элемента И 25, будет генерироваться сигнал на выходе 26 этого элемента И, который означает детектирование синхронизационных импульсов. При помощи этого сигнала поток бит разделяется на два блока по (n₁+n₂) бит в каждом. Эти блоки канальных бит сдвигаются друг за другом в сдвигающем регистре. Наиболее значимые n₁ бит считываются параллельно и подаются на входы элемента И 17, как показано на фиг.5а. Менее значимые биты n₂ несущественны для демодуляции.

На фиг. 8 приведено устройство, которое является комбинацией устройств, показанных на предыдущих чертежах. Прежде всего, оно содержит формирователь синхроимпульсов из элементов 21-26. Элемент 26 соединен со стартовым входом счетчика 29, в то время как сдвиг в сдвигающем регистре 24 синхронизирован при помощи элемента 31 синхронизации бит, который непосредственно подключен к входу дешифратора 21. В результате каждый бит продвигается на одну ячейку счетчика и сдвигающий регистр смещается на один бит. Когда счетчик достигает состояния 17, он посылает синхронизирующий импульс на регистр хранения 30. Блок 32 представляет собой преобразователь кодов, показанный на фиг. 5. Показаны входы C1.C14 и выходы 20-1-20-8. При поступлении тактового импульса регистр хранения 30 запоминает декодированные биты для использования в другой, не показанной аппаратуре.

Кодированный сигнал, например, может записываться на оптическом записывающем средстве. Сигнал имеет вид, показанный на фиг.1b. Сигнал поступает на запоминающее устройство в спиральной информационной структуре. Структура состоит из ряда суперблоков, например, показанного на фиг.7 типа. Суперблок SB_i включает в себя блок синхронизации бит SYN_I, который выполнен, как показано на фиг.4, и некоторое количество (33 в воплощении) блоков канальных битов, каждый из которых имеет (n₁ + n₂) битов BC₁, BC₂.BC₃₃. Канальные биты типа "I" представлены переходом в носителе записи, например, переходом от отсутствия ямки к ямке; канальный бит типа "0" отражен на носителе записи отсутствием перехода. Спиральная трасса информации подразделена на элементарные ячейки, битовые ячейки. На носителе записи эти битовые ячейки образуют пространственную структуру, каждая соответствует подразделению во времени (период одного бита) потока канальных битов.

Независимо от содержания информационных и разделительных битов, на носителе записи может быть замечено большое количество деталей. Для носителя ограничение по k обозначает, что максимальное расстояние между двумя соседними переходами будет (k + 1) битовых ячеек. Самая длинная ямка (или отсутствие ямки) имеет таким образом величину (k + 1) битовых ячеек. Ограничение по d обозначает, что минимальное расстояние между двумя соседними переходами равно d + 1. Самая короткая ямка (или отсутствие ямки) будет таким образом иметь длину (d + 1) битовых ячеек. Далее, на одинаковых расстояниях будут ямки максимальной длины, после которых (или перед которыми) будет отсутствие ямки максимальной длины. Эта структура является частью блока битовых синхронизаций.

В предпочтительном воплощении k 10, d 2 и суперблок SB_i содержит 588 ячеек канальных битов. Суперблок SB_i включает блок битов синхронизации из 27 битовых ячеек и 33 блока канальных битовых ячеек, каждый имеет 17 (14 + 3) канальных битовых ячеек.

Модулятор, канал передачи, например, оптического носителя записи, и демодулятор могут вместе быть частью системы, например системы для преобразования аналоговой информации (музыки, речи) в цифровую информацию, каковая информация записывается на оптическом носителе записи. Информация, записанная на носителе записи (или копия ее), может быть воспроизведена посредством устройства, которое пригодно для воспроизводства информации, которая была записана на носителе информации.

Схема преобразования включает, в частности, преобразователь аналог-цифра для преобразования аналогового сигнала (музыка, речь), подлежащего записи, в цифровой сигнал заранее заданного формата (кодирование источника). В дополнение схема преобразования может включать часть системы исправления ошибок. В схеме преобразования цифровой сигнал преобразуется в нужный формат, посредством которого ошибки, которые в особенности встречаются во время считывания с носителя записи, могут быть исправлены в устройстве для воспроизведения сигнала. Система исправления ошибок, которая пригодна для этой цели, раскрыта в заявке на патент, которая была подана фирмой Сони Корпорейшен в Японии под номером 14539 21 мая 1980 г. и 5 июня 1980 г. соответственно.

Цифровой и защищенный от ошибок сигнал после этого подается на модулятор, описанный выше (канальное кодирование), для преобразования в цифровой сигнал, который приспособлен к свойствам канала. Дополнительно подается узор синхронизации и сигнал приводится к правильному кадровому формату. Полученный таким образом сигнал используется для генерации управляющего сигнала, например, для лазера (формат NRZ-марк), посредством которого наносится спиральная структура информации на носитель записи в форме последовательных ямок и их отсутствия заранее заданной длительности.

Носитель записи или его копия могут считываться с помощью устройства для воспроизведения битов информации, полученных от носителя записи. Для этой цели устройство имеет демодулятор, который уже был подробно описан, декодирующую часть системы исправления ошибок и преобразователь цифра-аналог для восстановления вида аналогового сигнала, который был подан на схему преобразования.

Дешифратор импульсных последовательностей, предназначенных для использования особым образом при кодировании блоков информации. При кодировании блоков информации блоки информации, имеющие, например, m информационных бит, преобразуются в блоки n каналов бит (n > m). Блоки полученных таким образом информационных бит должны удовлетворять, например, требованию (d,k)-ограничения. В (d,k)-ограниченных последовательностях число непосредственно следующих друг за другом нулей ограничено минимумом d и максимумом k нулей, расположенных между каждой парой последовательных единиц. Недостатком такого вида кодирования является наличие значительного низкочастотного спектра, которым нельзя пренебречь. В соответствии с изобретением блок разделения включен между каждым из блоков, содержащим n информационных бит. В тех случаях, когда не предписан формат ограничениями (d,k), разделение бит выбирают таким образом, чтобы низкочастотный спектр и, особенно, дисбаланс постоянного тока были возможно меньшими. 1 з.п. ф-лы, 8 ил.

1. Дешифратор импульсных последовательностей, содержащий преобразователь кодов, выходы которого является выходами дешифратора, отличающийся тем, что содержит сдвигающий регистр, счетчик импульсов и формирователь импульсов, содержащий элемент ИЛИ, выход которого подеключен к входу сдвигающего регистра, выходы которого подключены к соответствующим входам элемента И, причем первый вход элемента ИЛИ соединен непосредственно, а второй вход элемента ИЛИ соединен через элемент задержки с входом дешифратора, выход элемента И формирователя импульсов соединен со стартовым выходом счетчика импульсов, выход которого соединен с тактовым входом регистра хранения, в котором выходы сдвигающего регистра к тому же соединены с соответствующими входами преобразователя кодов, входы синхронизации сдвигающего регистра и счетчика импульсов объединены и подключены к выходу элемента синхронизации одноразрядного регистра, который непосредственно связан с входом дешифратора. 2. Дешифратор по п.1, отличающийся тем, что преобразователь кодов содержит первую и вторую гуппы элементов И, первый восьмой элементы ИЛИ и элемент И, прямые входы элементов И первой и второй групп соединены с соответствующими входами элементов ИЛИ, инверсные выходы элементов И второй группы соединены соответственно с первым и вторым входами элемента И, третий вход которого подключен к выходу четвертого элемента ИЛИ, выходы элементов ИЛИ, кроме четвертого, и выход элемента И являются соответствующими выходами преобразователя, соответствующие входы элементов И первой и второй групп объединены и являются входами преобразователя кодов.