ИЗМЕРИТЕЛЬ НЕСУЩЕЙ ЧАСТОТЫ РАДИОСИГНАЛОВ Российский патент 1997 года по МПК G01R23/00 

Устройство относится к технике радиоизмерений и предназначено для измерения несущей частоты радиосигналов.

Известны измерители несущей частоты радиосигналов (авт. св. СССР NN 214354, 460511, 511550, 1193596, 1363062, 1472838, кл. G 01 R 23/00 и другие)
Наиболее близким по технической сущности к предлагаемому устройству (прототипом) является измеритель несущей частоты радиосигналов (авт. св. N 1193596, кл. G 01 R 23/00), содержащий разветвитель, два раздвоителя с различной разностью длин выходных плеч, входы которых соединены с выходами разветвителя, два идентичных фазоизмерительных канала, подключенных соответственно к выходным плечам раздвоителей и состоящих из фазорасщепителя входных сигналов с 2N парами выходов, соединенных с двухвходовыми сумматорами, выходы которых соединены с входами квадратичных детекторов, и блока считывания в составе многовходового преобразователя аналог-код, входы которого соединены с соответствующими выходами детекторов, а выходы с соответствующими входами микропроцессора, и связанных с ним блоков памяти и индикации.

Устройство осуществляет преобразование частоты сигнала, действующего на входе, в значение постоянного напряжения на выходе детекторов, по которым определяется значение измеряемой частоты.

Недостатком известного устройства является следующее: реальные функции преобразований, связывающие значение напряжения на выходе детекторов со значениями частоты сигнала на входе, в реальных условиях существенно отличаются от идеальных, теоритически известных. Это обусловлено асимметрией мостовых схем по переходному ослаблению, неидентичностью вольт-амперных характеристик СВЧ-диодов, флюктуацией этих характеристик из-за температуры и естественным старением диодов. Данное отличие приводит к появлению систематических погрешностей измерений частоты радиосигналов, что снижает точность измерителя несущей частоты радиосигналов.

Целью изобретения является повышение точности измерения частоты измерителя за счет устранения отличия между реальными и идеальными функциями преобразования, связывающими значения напряжений на выходах детекторов со значением частоты на входе.

Указанная цель достигается тем, что в измеритель несущей частоты радиосигналов введены четыре электрически управляемых коммутатора, три калибровочных генератора, выходы детекторов первого фазоизмерительного канала снабжены дополнительными выводами, а в блок считывания введен субблок управления.

Отличие предлагаемого измерителя несущей частоты радиосигналов от известного заключается во введении новых элементов: одного четырехвходового и трех двухвходовых электрически управляемых коммутаторов, трех калибровочных генераторов, субблока управления и наличия новых связей, связанных с введением указанных элементов.

Указанные отличия обеспечивают достижение положительного эффекта - повышения точностных характеристик измерителя в реальных условиях эксплуатации.

На фиг.1 представлена структурная схема измерителя; на фиг.2 изображены реальные и идеальные функции преобразования первого и второго фазоизмерительных каналов.

Измеритель несущей частоты радиосигнала, далее просто измеритель, содержит (фиг.1) четырехвходовой электрически управляемый коммутатор 1, первый вход которого является входом измерителя, разветвитель 2, вход которого соединен с выходом коммутатора 1, два раздвоителя 3 с различной разностью длин выходных плеч, входы которых соединены соответственно с выходами разветвителя 2, два идентичных фазоизмерительных канала 4, подключенных к выходным плечам раздвоителей 3 и состоящих из последовательно соединенных фазорасщепителя 5 входных сигналов с 2N парами выходов, двухвходовых сумматоров 6 и квадратичных детекторов 7, три калибровочных генератора 8, выходы которых соединены соответственно с входами первого, второго и третьего двухвходовых коммутаторов 9, первые выходы которых соединены соответственно с вторым, третьим и четвертым входами коммутатора 1, согласованные нагрузки 10, соединенные входами с вторыми выходами коммутаторов 9, блок считывание 11, состоящий из аналого-цифрового преобразователя (АЦП) 12, входы которого соединены с выходами квадратичных детекторов 7 первого и второго фазоизмерительных каналов, а выходы с соответствующими входами микропроцессора 13, связанных с микропроцессором 13 субблока памяти 14 и субблока индикации 15, первый, второй, третий и четвертый синхровыходы микропроцессора 13 соединены с соответствующими синхровходами субблока управления 16. Первый синхровыход субблока управления 16 соединен с управляющим входом коммутатора 1, второй, третий и четвертый синхровыходы с управляющими входами первого, второго, третьего коммутаторов 9, соответственно пятый синхровыход с синхровходом преобразователя 12, шестой синхровыход с соответствующим синхровходом микропроцессора 13.

Субблок управления 16 состоит из N компараторов 17, входы которых являются входами субблока управления, N/2 двухвходовых схем "ИЛИ" 18, первого вентиля 19, второго вентиля 20, счетчика 21, дешифратора 22, первого триггера 23, третьего вентиля 24, четвертого вентиля 25, трехвходовой схемы "ИЛИ" 26, второго триггера 27, пятого вентиля 28. При этом, выходы компараторов 17 соединены с входами N/2 схем "ИЛИ" 18, выходы которых соединены с входами первого вентиля 19, вход которого соединен с первым входом третьего вентиля 24. Первый вход второго вентиля 20 является первым синхровходом субблока управления и соединен с вторым входом третьего вентиля 24, выход второго вентиля 20 соединен с первым входом счетчика 21 и вторым входом пятого вентиля 28. Второй вход счетчика 21 является вторым синхровходом субблока управления и соединен также с вторым входом дешифратора 22 и входом первого тригера 23. Первый вход дешифратора 22 соединен с выходом счетчика 21, первый, второй, третий выходы дешифратора 22 являются соответственно вторым, третьим, четвертым синхровыходами субблока управления. Первый выход первого триггера 23 является первым синхровыходом субблока управления и соединен также с вторым входом вентиля 20. Второй выход первого триггера 23 является шестым синхровыходом субблока управления. Первый вход четвертого вентиля 25 соединен с выходом третьего вентиля 24, а второй вход с вторым выходом второго триггера 27. Первый и третий входы схемы "ИЛИ" 26 являются соответственно третьим и четвертым синхровходами субблока управления, а выход соединен с входом второго триггера 27. Первый вход пятого вентиля 28 соединен с первым выходом второго триггера 27, а выход является пятым синхровыходом субблока управления и соединен также с вторым входом схемы "ИЛИ" 26 и выходом четвертого вентиля 25.

Устройство работает следующим образом.

Входной сигнал, который в зависимости от выбранного режима работы может поступать как от внутренних калибровочных генераторов 8 (фиг. 1), так и от внешнего источника, через коммутатор 1, разветвитель 2 подается на вход первого и второго раздвоителей 3. Разность расстояний ΔL от входных плеч раздвоителей 3, до входов фазоизмерительных каналов 4, как в устройстве-прототипе, различно, причем ΔL₂ существенно больше ΔL₁ и в потенциале может выбираться из условия однозначного определения частоты в диапазоне, соответствующем среднеквадратической ошибке измерения фазового сдвига (ΔΦ) первого канала. Из-за различных длин плеч сигналы на выходах каналов 4 получают различные фазовые сдвиги, которые изменяются при изменении частоты измеряемого сигнала. Следовательно, измеряя фазовые сдвиги сигналов с помощью фазоизмерительных каналов 4, можно определить частоту поступающего на выход сигнала. Это происходит следующим образом. Сдвинутые по фазе сигналы поступают на входы фазорасщепителей 5 фазоизмерительных каналов 4, которые, как и в прототипе, формируют, например, четыре пары колебаний: синфазную, противофазную, отличную на +90^o и отличную на -90^o. Эти пары колебаний складываются на сумматорах 6 и далее детектируются квадратичными детекторами 7. На выходах квадратичных детекторов 7 имеем сигналы, амплитуда которых зависит от фазовых сдвигов сигналов на входах расщепителя 5 и определяемых частотой измеряемых сигналов. На фиг.2a, b показаны идеальные зависимости напряжений сигналов на выходах первого и второго фазоизмерительных каналов от частоты входного сигнала (функции преобразования). Как следует из фиг.2a, b, анализ соотношений напряжений сигналов на выходах первого фазоизмерительного канала позволяет однозначно определить частоту измеряемого сигнала в заданной полосе частот DF_изм (фиг. 2а), однако из-за низкой крутизны выходных характеристик, точность определения частоты будет низкой. С другой стороны, анализируя соотношения напряжений сигналов на выходах второго фазоизмерительного канала 4, можно значительно повысить точность измерений из-за более высокой крутизны функций преобразования, но при этом измерения будут неоднозначны.

Однако, если использовать данные измерения частоты в первом фазоизмерительном канале, то эту неоднозначность можно устранить, так как полученная оценка измеряемой частоты входного сигнала в первом канале однозначно определяет частотный поддиапазон.

После прохождения сигнала через разветвитель 2 соответствующие разноплечие раздвоители 3, фазорасщепители 5, сумматоры 6 и детекторы 7, на выходах первого и второго фазоизмерительных каналов будут иметь место напряжения низкочастотных огибающих, описываемых соотношениями:

где ΔΦ₁= (2πf_xΔL₁)/V,ΔΦ₂= (2πf_xΔL₂)/V сдвиг по фазе между сигналами на входе фазорасщепителя 5 на частоте f_x соответственно первого и второго фазоизмерительного каналов;
К_Di коэффициенты передачи детекторов;
V скорость света в диэлектрическом заполнении отрезков линий передачи на выходах фазорасщепителей;
U₀ амплитуда входного сигнала.

Для определения измеряемой величины f_x, составляется из уравнений (1) и (1а) две системы уравнений, решения которых определяют значение измеряемой величины, соответственно в первом и во втором фазоизмерительном каналах

Значение измеряемой величины в первом фазоизмерительном канале определяется как:

где f_min левая граница измеряемого поддиапазона (f₁ на фиг.2,b)
решение системы (2).

По измеренному значению частоты в первом канале определяется номер поддиапазона однозначного определения частоты второго канала и по этому номеру из блока памяти микропроцессора вызывается левая граница этого поддиапазона.

Значение измеряемой величины во втором канале определяется как:

где f_min левая граница поддиапазона однозначного определения частоты ( на фиг. 2,b);
решение системы (2,a).

Левые части уравнений систем (2) и (2,а) представляют аналитические записи функций преобразований первого, второго, третьего, четвертого выходов соответственно первого и второго фазоизмерительных каналов.

Но реальный вид функций преобразований на выходах фазоизмерительных каналов существенно отличается от идеального (фиг. 2а, б).

Это обусловлено, как уже указывалось выше, во-первых, асимметрией мостовых схем по переходному ослаблению и неидентичностью путем прохождения сигналов до диодов и их вольт-амперных характеристик, во-вторых, флуктуациями этих характеристик из-за температуры и естественного старения.

Данные отличия вызовут появление ошибки в определении при решении систем (2) и (2,а).

С целью устранения ошибок такого рода в измерителе предусмотрено изменение левых частей уравнений систем (2) и (2,а) таким образом, чтобы их аналитические выражения максимально близко описывали реальные функции преобразования.

Для этого функции преобразования каждого выхода первого и второго фазоизмерительных каналов представляется в виде полинома второй степени (4)
F_i(f) = Σ2j=0

a(k)ijf^j, (4)
где a(k)ij j-й коэффициент полинома, описывающего вид функции преобразования i-го выхода k-го фазоизмерительного канала (k 1, 2);4 f - частота.

Системы (2) и (2, а) примут вид:

Значение коэффициентов a(k)ij

соответствующего полинома определяются на этапе калибровки измерителя перед началом измерений в процессе эксплуатации. Для этого используются три калибровочных генератора 8, настроенных на заранее известные частоты, например на частоты начала, середины и конца измеряемого диапазона ΔF_изм соответственно.

Сигналы с кварцованных генераторов последовательно подаются на вход устройства. На выходах квадратичных детекторов (выходах фазоизмерительных каналов) фиксируются соответствующие напряжения низкочастотных огибающих для каждого значения частоты U_j(f_i), где На основании снятых данных составляется система из трех уравнений для каждого выхода первого и второго фазоизмерительных каналов:

где U_ik значение измеряемого напряжения на i-м выходе k-го фазоизмерительного канала;
f₁, f₂, f₃ частоты, генерируемые соответственно первым, вторым, третьим генераторами.

Неизвестными в данных системах являются коэффициенты полинома a(k)ij

значения которых определяются из выражений


Полученные значения коэффициентов a(k)ij полиномов заносятся в ПЗУ 14.

Таким образом, алгоритм определения частоты в микропроцессоре 13 состоит из следующей последовательности операций:
1. Определение значений коэффициентов a(k)ij

полиномов, описывающих вид функции преобразования соответствующего выхода первого и второго фазоизмерительных каналов по выражениям (7),(8),(9).

2. Определение частоты измеряемого сигнала в первом фазоизмерительном канале путем решения системы (5), и используя выражение (3).

3. Определение номера и начала f_minj сектора измерений второго фазоизмерительного канала, которому принадлежит значение частоты, полученное в пункте 2.

4. Определение точного значения частоты входного сигнала во втором фазоизмерительном канале путем решения системы (5,а) и используя выражение (3, а).

Рассмотрим более подробно работу цифровой части измерителя с точки зрения синхронизации и последовательности проведения операций. Первый этап этап калибровки измерителя, при котором определяются значения коэффициентов полиномов a(k)ij

по выражениям (7), (8), (9).

При подаче питающих напряжений начинает работать тактовый генератор микропроцессора 13, вырабатывающий импульсы с частотой F_т, сигнал с второго выхода микропроцессора поступает на вход первого триггера 23, сигнал с выхода Q=1 первого триггера 23 поступает на первый вход второго вентиля 20 и параллельно на управляющий вход коммутатора 1, который подключает к входу устройства (разветвителю 2) первые выходы первого, второго, третьего коммутаторов 9. При этом первый тактовый импульс микропроцессора 13 через открытый второй вентиль 20 поступает на первый вход счетчика 21, в результате чего на первом выходе дешифратора 22 образуется единичный уровень, который переключит выход первого калибровочного генератора 8 на первый выход коммутатора 9 и далее через коммутатор 1 на вход разветвителя 2. Сигнал калибровочного генератора 8 с выходов фазоизмерительных каналов 4 поступит на входы АЦП 12 и одновременно через дополнительные выводы на входы коммутаторов с противофазными сигналами объединены схемами "ИЛИ" 18, то на выходе первого вентиля 19 при наличии сигналов на выходе детекторов 7 образуется единичный уровень, который через открытый третий вентиль 24 и открытый четвертый вентиль 22 поступает на пятый синхровыход субблока управления 16 и далее на управляющий вход АЦП 12, в результате чего АЦП 12 производит цикл преобразований напряжений сигналов, действующих на его входах, в цифровые коды, которые поступают в микропроцессор 13 для последующей обработки. Одновременно этот же тактовый импульс через трехвходовую схему "ИЛИ" 26 поступает на второй триггер 27 и перебрасывает его, в результате чего закрывается вентиль 25 (так как на входе Q триггера 27 будет нулевой уровень Q=0) и открывается вентиль 28. С приходом очередного тактового импульса на вход разветвителя 2 подключается соответствующий калибровочный генератор 8. В период между тактовыми импульсами цифровые коды, поступающие в микропроцессор 13 с АЦП 12, записываются в оперативную память. После прохождения третьего тактового импульса, импульс с второго выхода микропроцессора 13 подается на вход первого триггера 23, перебрасывает его, в результате чего закрывается вентиль 20, обнуляется счетчик 21 и переключается коммутатор 1, подключая к входу разветвителя 2 первый вход, на который приходят измеряемые сигналы.

С этого момента заканчивается первый этап этап калибровки и начинается второй этап этап определения коэффициентов интерполяционных многочленов по выражениям (7)-(9). Код частот, на которые настроены калибровочные генераторы 8, хранится в ПЗУ. Второй этап начинается с момента переброса триггера 23, когда на его выходе появляется сигнал единичного уровня, который поступает в микропроцессор 13 через шестой синхровыход субблока управления 16.

После вычислений значения коэффициентов, a(k)ij

заносятся в ПЗУ 14. С микропроцессора 13 через третий синхровход субблока управления 16, соединенный с первым входом трехвходовой схемы "ИЛИ" 26, на вход второго триггера 27 проходит управляющий синхроимпульс и опрокидывает его. Сигнал с Q выхода второго триггера 27 открывает вентиль 25, на этом заканчивается второй этап работы и измеритель готов к третьему этапу этапу измерения частоты реальных сигналов, поступающих на его вход. Если на входе имеется сигнал, то с дополнительных N выходов первого измерительного канала сигналы поступают на соответствующие входы субблока управления 16, и проходя последовательно через компараторы 17, схемы "ИЛИ" 18, первый вентиль 19, открывают третий вентиль 24. Сигнал тактовой частоты с микропроцессора 13 через первый синхровход субблока 16 и открытые вентили 24 и 25 поступает на пятый синхровыход субблока управления 16 и далее на управляющий вход АЦП 12. Одновременно этот тактовый импульс проходит через трехвходовую схему "ИЛИ" 26 и перебрасывает второй триггер 27, в результате чего на выходе Q триггера 27 потенциал становится равным нулю и вентиль 25 закрывается, блокируя поступление синхроимпульсов на управляющий вход АЦП 12 до тех пор, пока в микропроцессоре 13 по вышеизложенному алгоритму не закончится этап определения частоты входного сигнала и с него не поступит разрешающий сигнал на четвертый синхровход субблока управления 16. Этот сигнал, пройдя через схему "ИЛИ" 26, переводит второй триггер 27 в исходное состояние, подготавливая измеритель к очередному циклу измерений.

Рассмотрим возможность схемной реализации элементов предлагаемого измерителя несущей частоты радиосигнала.

Двухвходовые коммутаторы 9 могут быть выполнены по схеме [1] (с. 401 рис. 24.55), четырехвходовой коммутатор 1 может быть выполнен на основе этой же схемы путем наращивания элементов. Варианты выполнения разветвителя 2, раздвоителя 3, фазорасщепителя 5, сумматора 6, детектора 7 подробно изложены [1,2] В качестве калибровочных генераторов 8 могут быть использованы кварцованные генераторы, АЦП 12 может быть выполнено на основе микромодулей Ф7077/1 и Ф7077/2 или БИС К111ЗПВ1 [3] Большинство остальных элементов измерителя: компараторы 17, схемы "ИЛИ" 18, 26, вентили (схемы "И") 19, 20, 24, 25, 28, счетчик 21, дешифратор 22, триггеры 23, 27 являются стандартными, широко применяются на практике и описаны в ряде справочной литературы [4-7] Микропроцессор 13 может быть реализован на БИС КМ 1816 ВЕ 39 (с. 249 в справочном пособии [8]).

Источники информации
1. Фальковский О.И. Техническая электродинамика, М. Связь, 1978, 325 с.

2. Гранкин И.М. Ищенко И.А. Ясинский В.Л. К анализу широкополосных четырехдетекторных фазоизмерительных систем, Изв. вузов МВ и ССО СССР. Радиоэлектроника, 1968, N 4, с.322.

3. Качаловский В. В. Цифровые измерительные устройства, М. Энергоатомиздат, 1985, 273 с.

4. Интегральные микросхемы (под. ред. Тарабрина Б.В.), М. Энергоатомиздат, 1985, 243 с.

5. Корнейчук В.И. и др. Вычислительные устройства на микросхемах, Киев: Техника, 1989. 270 с.

6. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре, М. Энергоатомиздат, 1985, 273 с.

7. Якубовский С.В. Ниссенсон А.И. и др. Цифровые и аналоговые микросхемы. Справочник (под ред. Якубовского С.В.), М. Радио и связь, 1990, 320 с.

8. Якубовский С. В. Барканов Н.Л. и др. Аналоговые и цифровые ИМС, М. Радио и связь, 1964. 312 с.

Изобретение относится к области радиоизмерений и может быть использовано для определения несущей частоты высокочастотных и сверхвысокочастотных колебаний. Измеритель несущей частоты основан на одном четырехвходовом и трех двухвходовых коммутаторах, разветвителе, двух раздвоителях с различной разностью длин выходных плеч, двух идентичных фазоизмерительных каналах, состоящих из фазорасщепителя с 2N выходными, N сумматоров и детекторов, трех калибровочных генераторах, блоке считывания в составе многовходового преобразователя аналог-код, микропроцессора, субблоков памяти и индикации, субблока управления. При появлении на входе коммутатора 1 (фиг.1) сигнала с неизвестной частотой он делится поровну разветвителем 2, затем еще пополам раздвоителем 3 и поступает на входы фазоизмерительных каналов 4, где происходит преобразование фазовых соотношений в амплитудные. По амплитудам напряжений на выходах этих каналов микропроцессор 13 блока считывания 11 осуществляет вычисление измеряемой частоты. В измерителе предусмотрен режим калибровки, в котором для требуемого диапазона частот производится устранение отличия между реальными и идеальными функциями преобразования, связывающими значения напряжений на выходах детекторов со значением частоты на входе, путем определения значений коэффициентов полинома, описывающего вид функции преобразования соответствующего выхода фазоизмерительных каналов и запоминания их для каждого выхода. Это уменьшает систематические ошибки измерений, связанные с асимметрией мостовых схем по переходному ослаблению, неидентичностью путей прохождения сигналов до диодов и их вольт-амперных характеристик, а также флуктуацией этих характеристик из-за температуры и естественного старения. 1 з.п. ф-лы, 2 ил.

1. Измеритель несущей частоты радиосигналов, содержащий разветвитель, два раздвоителя с различной разностью длин выходных плеч, входы которых соединены с выходами разветвителя, два идентичных фазоизмерительных канала, подключенных к выходным плечам раздвоителей и состоящий из фазорасщепителя входных сигналов с 2N парами выходов, соединенных с двухвходовыми сумматорами, выходы которых соединены с входами квадратичных детекторов и блока считывания в составе многовходового преобразователя аналог код, входы которого соединены с соответствующими выходами детекторов, а выходы с соответствующими входами микропроцессора и связанных с ним блоков памяти и индикации, отличающийся тем, что в него введены один четырехвходовой и три двухвходовых электрически управляемых коммутатора и три калибровочных кварцованных генератора, выходы детекторов первого фазоизмерительного канала снабжены дополнительными выводами, а в блок считывания введен субблок управления, причем первый вход четырехвходового коммутатора является входом измерителя, вход разветвителя соединен с выходом первого коммутатора, выходы калибровочных генераторов соединены соответственно с входами первого, второго и третьего двухвходовых коммутаторов, первые выходы которых соединены соответственно с вторым, третьим, четвертым входами четырехвходового коммутатора, согласованные нагрузки соединены соответственно входами с вторыми выходами первого, второго и третьего двухвходовых коммутаторов, первый, второй, третий и четвертый синхровыходы микропроцессора соединены с соответствующими синхровходами субблока управления, первый синхровыход субблока управления является первым синхровыходом блока считывания и соединен с управляющим входом четырехвходового коммутатора, второй, третий и четвертый синхровыходы субблока управления являются соответственно вторым, третьим и четвертым синхровыходами блока считывания и соединены с управляющими входами первого, второго и третьего двухвходовых коммутаторов соответственно, пятый синхровыход субблока управления соединен с синхровходом преобразователя аналог код, шестой синхровыход субблока управления соединен с соответствующим синхровходом микропроцессора. 2. Измеритель по п. 1, отличающийся тем, что субблок управления блока считывания состоит из N компараторов, N/2 двухвходовых и одной трехвходовой схем ИЛИ, двух триггеров, одного счетчика, одного дешифратора и пяти схем И-вентилей, причем входы N компараторов являются входами субблока управления, а выходы соединены с входами N/2 схем ИЛИ, выходы которых соединены с входами первого вентиля, выход которого соединен с первым входом третьего вентиля, первый вход второго вентиля является первым синхровходом субблока управления и соединен с вторым входом третьего вентиля, выход второго вентиля соединен с первым входом счетчика и вторым входом пятого вентиля, второй вход счетчика является вторым синхровходом субблока управления и соединен также с вторым входом дешифратора и входом первого триггера, первый вход дешифратора соединен с выходом счетчика, первый, второй и третий выходы дешифратора являются соответственно вторым, третьим и четвертым синхровыходами субблока управления, первый выход первого триггера является первым синхровыходом субблока управления и соединен также с вторым входом второго вентиля, второй выход первого триггера является шестым синхровыходом субблока управления, первый вход четвертого вентиля соединен с выходом третьего вентиля, а второй вход с вторым выходом второго триггера, первый и третий входы схемы ИЛИ являются соответственно третьим и четвертым синхровходами субблока управления, а выход соединен с входом второго триггера, первый вход пятого вентиля соединен с первым выходом второго триггера, а выход является пятым синхровыходом субблока управления и соединен также с вторым входом схемы ИЛИ и выходом четвертого вентиля.