ТРИГГЕРНОЕ УСТРОЙСТВО Российский патент 1998 года по МПК H03K3/286 

Изобретение относится к области импульсной техники и может быть использовано в устройствах вычислительной техники и систем управления.

Известно триггерное устройство [1], содержащее триггер, первый и второй элементы совпадения, первый и второй элементы памяти на магнитных сердечниках, первый и второй диоды, первый, второй, третий и четвертый резисторы, первый и второй конденсаторы. Тактовый вход триггера соединен с входом триггерного устройства и первыми входами первого и второго элементов совпадения, выходы которых соединены соответственно с входами сброса и установки триггера, прямой и инверсный выходы которого соединены с входами обмоток записи соответственно первого и второго элементов памяти на магнитных сердечниках. Первый и второй резисторы соединены со вторыми входами соответственно первого и второго элементов совпадения, а третий и четвертый резисторы соединены с шиной питания. Входы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с общей шиной. Шина питания соединена с первым и вторым резисторами. Вторые входы первого и второго элементов совпадения соединены с общей шиной соответственно через первый и второй конденсаторы. Третий и четвертый резисторы соединены с входами обмоток записи соответственно первого и второго элементов памяти на магнитных сердечниках, выходы обмоток записи которых соединены между собой, а выходы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с катодами соответственно первого и второго диодов, аноды которых соединены со вторыми входами соответственно первого и второго элементов совпадения.

Недостатками известного триггерного устройства являются повышенная инерционность за счет большого времени перемагничивания сердечников элементов памяти вследствие шунтирования обмоток считывания диодами, а также сложность схемной реализации вследствие необходимости использования счетного триггера.

Наиболее близким техническим решением, выбранным в качестве прототипа, является триггерное устройство[2] , содержащее RS-триггер, первый и второй элементы "исключающее или", первый и второй элементы памяти на магнитных сердечниках, первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы. Входы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с первой шиной питания, а выходы обмоток считывания через соответственно первый и второй диоды, включенные в прямом направлении относительно источника питания, соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питания через соответственно первый и второй конденсаторы и со второй шиной питания через первый и второй резисторы соответственно. Выходы обмоток записи первого и второго элементов памяти на магнитных сердечниках соединены между собой, а входы обмоток записи соединены с выходами соответственно первого и второго элементов "исключающее ИЛИ", первые входы которых подключены к входной шине устройства, а вторые соединены соответственно с прямым и инверсным выходами триггера.

Недостатком данного триггерного устройства является повышенная инерционность, связанная с большим временем перемагничивания сердечников элементов памяти вследствие шунтирования обмоток считывания диодами.

Технической задачей является создание быстродействующего триггерного устройства.

Поставленная задача решается тем, что в триггерное устройство, содержащее RS-триггер, входы установки и сброса которого соединены с первыми выводами соответственно первого и второго резисторов и через соответственно первый и второй конденсаторы - с общей шиной, а прямой и инверсный выходы соединены с первыми входами соответственно первого и второго элементов "исключающее ИЛИ", вторые входы которых подключены к входной шине устройства, а выходы соединены с входами записи соответственно первого и второго элементов памяти на магнитных сердечниках, входы обмоток считывания которых соединены с общей шиной, введены первый и второй элементы И-НЕ, третий и четвертый элементы "исключающее ИЛИ", третий и четвертый, пятый и шестой резисторы, RS-триггер выполнен на элементах И-НЕ, выходы первого и второго элементов "исключающее ИЛИ" соединены с первыми входами соответственно третьего и четвертого элементов "исключающее ИЛИ", выходы которых через соответственно третий и четвертый резисторы соединены с выходами обмоток записи соответственно первого и второго элементов памяти на магнитных сердечниках, выходы обмоток считывания которых через соответственно пятый и шестой резисторы соединены с первыми входами соответственно первого и второго элементов И-НЕ, выходы которых соединены со вторыми выводами соответственно второго и первого резисторов и со вторыми входами соответственно четвертого и третьего элементов "исключающее ИЛИ". Кроме того, вторые входы элементов И-НЕ соединены с входом устройства.

Указанная совокупность признаков позволяет повысить быстродействие триггерного устройства путем уменьшения времени перемагничивания сердечников за счет исключения диодов, шунтирующих обмотки считывания элементов памяти. При этом перемагничивание сердечника любого элемента памяти в состояние "1" запрещено на время перемагничивания сердечника другого элемента памяти в состояние "0". В этом случае инерционность триггерного устройства определяется удвоенным временем полного перемагничивания сердечника элемента памяти.

Быстродействие триггерного устройства может быть повышено путем разрешения одновременного перемагничивания сердечников обоих элементов памяти во время действия входного импульса.

На чертеже приведена схема триггерного устройства.

Триггерное устройство содержит RS-триггер 1, входы установки и сброса которого соединены с первыми выводами соответственно первого 2 и второго 3 резисторов и через соответственно первый 4 и второй 5 конденсаторы - с общей шиной, а прямой и инверсный выхода соединены с первыми входами соответственно первого 6 и второго 7 элементов "исключающее ИЛИ", вторые входы которых подключены к входной шине 8 устройства, а выходы соединены с входами записи соответственно первого 9 и второго 10 элементов памяти на магнитных сердечниках, входы обмоток считывания которых соединены с общей шиной. Триггерное устройство также содержит первый 11 и второй 12 элементы И-НЕ, третий 13 и четвертый 14 элементы "исключающее ИЛИ", третий 15, четвертый 16, пятый 17 и шестой 18 резисторы. RS-триггер 1 выполнен на элементах И-НЕ, выходы первого 6 и второго 7 элементов "исключающее ИЛИ" соединены с первыми входами соответственно третьего 13 и четвертого 14 элементов "исключающее ИЛИ", выходы которых через соответственно третий 15 и четвертый 16 резисторы соединены с выходами обмоток записи соответственно первого 9 и второго 10 элементов памяти на магнитных сердечниках, выхода обмоток считывания которых через соответственно пятый 17 и шестой 18 резисторы соединены с первыми входами соответственно первого 11 и второго 12 элементов И-НЕ, выходы которых соединены со вторыми выводами соответственно второго 3 и первого 2 резисторов и со вторыми входами соответственно четвертого 14 и третьего 13 элементов "исключающее ИЛИ". Вторые входы элементов И-НЕ 11 и 12 соединены с входной шиной 8.

Триггерное устройство работает следующим образом.

Допустим, что RS-триггер 1 находится в состоянии "0", на шине 8 присутствует уровень "1", на выходах обмоток считывания элементов памяти 9 и 10 присутствует уровень "0". При этом на выходах первого 11 и второго 12 элементов И-НЕ, первого 6 и четвертого 14 элементов "исключающее ИЛИ" присутствует уровень "1", а на выходах второго 7 и третьего 13 элементов "исключающее ИЛИ" - уровень "0".

При поступлении отрицательного импульса на шину 8 на выходах первого 6 и четвертого 14 элементов "исключающее ИЛИ" появляется уровень "0", а на выходах второго 7 и третьего 13 элементов "исключающее ИЛИ" - уровень "1". Ток обмоток записи элементов памяти 9 и 10 изменяет направление, происходит одновременное перемагничивание сердечников. На выходе обмотки считывания элемента памяти 9 формируется импульс положительной полярности, прохождение которого на вход RS-триггера 1 блокируется уровнем "0" счетного сигнала. На выходе обмотки считывания элемента памяти 10 формируется импульс отрицательной полярности, напряжение на первом входе первого 11 элементов И-НЕ ограничивается диодом схемы защиты, а ток ограничивается резистором 18.

К моменту окончания отрицательного импульса на шине 8 произойдет перемагничивание сердечников элементов памяти 9 и 10, на выходах обмоток считывания установится уровень "0", выходной сигнал первого 11 и второго 12 элементов И-НЕ не изменится. На выходах первого 6 и четвертого 14 элементов "исключающее ИЛИ" появится уровень "1", а на выходах второго 7 и третьего 13 элементов "исключающее ИЛИ" - уровень "0". Сердечники элементов памяти 9 и 10 начинают перемагничиваться. На выходе обмотки считывания элемента памяти 9 формируется импульс отрицательной полярности, напряжение на первом входе второго 12 элемента И-НЕ ограничивается диодом схемы защиты, а ток ограничивается резистором 17. На выходе обмотки считывания элемента памяти 10 формируется импульс положительной полярности, который вызовет появление на выходе первого 11 элемента И-НЕ уровня "0", запрещающего перемагничивание сердечника элемента памяти 9 и переключающего с задержкой, определяемой резистором 2 и конденсатором 4, RS-триггер 1 в состояние "1", через обмотку записи элемента памяти 10 потечет ток, устанавливающий его в походное состояние.

Переключение RS-триггера 1 в состояние "0" осуществляется аналогичным образом, при этом уровнем "0" на выходы второго 12 элемента И-НЕ запрещается перемагничивание сердечника элемента памяти 10, переключение осуществляется с задержкой, определяемой резистором 3 и конденсатором 5.

Номиналы резисторов 2 и 3, конденсаторов 4 и 5 выбираются таким образом, что при кратковременной помехе на счетном входе или помехе, возникающей из-за неидеальной прямоугольности петли гистерезиса сердечников, переключение RS-триггера 1 не происходит.

При данном выполнении триггерного устройства в 5 - 10 раз повышается быстродействие (в зависимости от E_пит = 5 - 10 В) за счет разрешения одновременного перемагничивания сердечников обоих элементов памяти во время действия входного импульса.

В целях подтверждения осуществимости заявляемого объекта и достигнутого технического результата в институте построен и испытан в диапазоне рабочих температур от -50^oC до +50^oC лабораторный макет, выполненный по приведенной на чертеже схеме на базе интегральных микросхем и дискретных резисторов и конденсаторов. Проведенные испытания показали осуществимость заявляемого триггерного устройства и подтвердили его практическую ценность.

Изобретение относится к области импульсной техники. Технический результат - повышение быстродействия. Триггерное устройство содержит RS-триггер 1, входы установки и сброса которого соединены с первыми выводами соответственно первого и второго резисторов и через соответственно первый 4 и второй 5 конденсаторы - с общей шиной, а прямой и инверсный выходы соединены с первыми входами соответственно первого 6 и второго 7 элементов "исключающее ИЛИ", вторые входы которых подключены к входной шине 8 устройства, а выходы соединены с входами записи соответственно первого 9 и второго 10 элементов памяти на магнитных сердечниках, входы обмоток считывания которых соединены с общей шиной. Триггерное устройство также содержит первый 11 и второй 12 элементы И-НЕ, третий 13 и четвертый 14 элементы "исключающее ИЛИ", третий 15, четвертый 16, пятый 17 и шестой 18 резисторы. RS-триггер 1 выполнен на элементах И-НЕ. Выходы первого 6 и второго 7 элементов "исключающее ИЛИ" соединены с первыми входами соответственно третьего 13 и четвертого 14 элементов "исключающее ИЛИ", выходы которых через соответственно третий 15 и четвертый 16 резисторы соединены с выходами обмоток записи, соответственно первого 9 и второго 10 элементов памяти на магнитных сердечниках, выходы обмоток считывания которых через соответственно пятый 17 и шестой 18 резисторы соединены с первыми входами соответственно первого 11 и второго 12 элементов И-НЕ, выходы которых соединены со вторыми выводами соответственно второго 3 и первого 2 резисторов и со вторыми входами соответственно четвертого 14 и третьего 13 элементов "исключающее ИЛИ". Вторые входы элементов И-НЕ 11 и 12 соединены с входной шиной 8. 1 ил.

Триггерное устройство, содержащее RS-триггер, входы установки и сброса которого соединены с первыми выводами соответственно первого и второго резисторов и через соответственно первый и второй конденсаторы - с общей шиной, а прямой и инверсный выходы соединены с первыми входами соответственно первого и второго элементов "исключеющее ИЛИ", вторые входы которых подключены к входной шине устройства, а выходы соединены с входами записи соответственно первого и второго элементов памяти на магнитных сердечниках, входы обмоток считывания которых соединены с общей шиной, отличающееся тем, что введены первый и второй элементы И - НЕ, третий и четвертый элементы "исключающее ИЛИ", третий, четвертый, пятый и шестой резисторы, RS-триггер выполнен на элементах И - НЕ, выходы первого и второго элементов "исключающее ИЛИ" соединены с первыми входами соответственно третьего и четвертого элементов "исключающее ИЛИ", выходы которых через соответственно третий и четвертый резисторы соединены с выходами обмоток записи соответственно первого и второго элементов памяти на магнитных сердечниках, выходы обмоток считывания которых через соответственно пятый и шестой резисторы соединены с первыми входами соответственно первого и второго элементов И - НЕ, выходы которых соединены со вторыми выводами соответственно второго и первого резисторов и со вторыми входами соответственно четвертого и третьего элементов "исключающее ИЛИ", а вторые входы первого элементов И - НЕ соединены с входной шиной.