ПОМЕХОСТОЙКОЕ ТРИГГЕРНОЕ УСТРОЙСТВО Российский патент 1998 года по МПК H03K3/286 

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления.

Известно триггерное устройство (1), содержащее конденсатор, резистор и триггер, имеющий вход, два тактовых входа, вход начальной установки и выход. Выход триггера через резистор соединен с входом триггера и с первым выходом первого конденсатора, второй вывод которого соединен с общей шиной. Триггер содержит также два двунаправленных ключа, два инвертора, полевой транзистор и второй конденсатор. Вход триггера соединен с выходом одного из двунаправленных ключей, входом первого инвертора и стоком полевого транзистора, исток которого соединен с общей шиной.

Недостатком устройства является низкая помехостойкость, связанная с возможностью быстрого разряда первого конденсатора через входную цепь первого инвертора при воздействии импульса высокоинтенсивной помехи, вызывающей кратковременное снятие питания устройства.

Известно помехостойкое триггерное устройство (2), которое является прототипом и содержит конденсатор, первый вывод которого через резистор соединен с выходом триггера. Второй вывод конденсатора подключен к одной из шин питания устройства. Первый вывод конденсатора соединен с входом триггера. Триггер содержит первый и второй элементы И-НЕ и счетный триггер. Тактовый вход счетного триггера является тактовым входом устройства. Входы установки и сброса счетного триггера соединены соответственно с выходами первого и второго элементов И-НЕ, первые входы которых соединены с входом управления устройства. Второй вход первого элемента И-НЕ является входом триггера. Второй вход второго элемента И-НЕ соединен с входом первого элемента И-НЕ. Выход счетного триггера является выходом триггера.

Недостатком устройства является низкая помехостойкость, связанная с возможностью быстрого разряда конденсатора через входную цепь первого элемента И-НЕ при воздействии импульса высокоинтенсивной помехи, вызывающей кратковременное снятие питания устройства. Разряд конденсатора в этом случае происходит через защитный диод, устанавливаемый между входом логического элемента, связанным с конденсатором, и шиной питания устройства. Указанные защитные диоды входят в состав некоторых типов цифровых интегральных микросхем, например, микросхем, выполненных по КМОП-технологии. Для микросхем, в которых защитные диоды на входе отсутствуют, но есть требование о недопустимости подключения напряжения к входам микросхем в отсутствии напряжения питания микросхемы, такие диоды должны устанавливаться в виде дискретных элементов.

Достигаемым техническим результатом является повышение помехостойкости триггерного устройства.

Указанный технический результат достигается тем, что в помехостойкое триггерное устройство, содержащее первый конденсатор, первый вывод которого через первый резистор соединен с выходом триггера, введены второй конденсатор, второй, третий, четвертый, пятый резисторы и диод, причем первый вывод первого конденсатора через второй резистор соединен с входом триггера, шина питания которого подключена к катоду диода, который включен параллельно третьему резистору и анод которого соединен через второй конденсатор с вторым выводом первого конденсатора, четвертый резистор включен параллельно второму конденсатору, пятый резистор между точкой соединения конденсаторов и общей шиной.

Указанная совокупность признаков позволяет повысить помехостойкость триггерного устройства за счет:
1) введения второго резистора и соответствующего ограничения тока разряда первого конденсатора через входную цепь триггера;
2) нового способа подключения второго вывода первого конденсатора к источнику питания, при котором уменьшается напряжение на первом и втором резисторах во время воздействия импульса помехи.

На чертеже представлена принципиальная электрическая схема помехоустойчивого триггерного устройства.

Помехостойкое триггерное устройство содержит триггер 1, диод 2, первый 3 и второй 4 конденсаторы, первый 5, второй 6, третий 7, четвертый 8 и пятый 9 резисторы, вход 10 и выход 11 триггера 1, шину 12 питания триггера 1, шину 13 питания устройства и общую шину 14. Триггер 1 содержит тактируемый уровнем D-триггер 15, элемент 16 "Исключающее ИЛИ", элемент 17 ИЛИ-НЕ, защитные диоды 18, 19, тактовый вход 20 и вход 21 сброса.

Первый вывод конденсатора 3 через резистор 6 соединен с входом 10 триггера 1 и через резистор 5 соединен с выходом 11 триггера 1. Шина 12 питания триггера 1 подключена к шине 13 питания устройства и к катоду диода 2, который включен параллельно резистору 7 и анод которого соединен через конденсатор 4 с вторым выводом конденсатора 3. Резистор 8 включен параллельно конденсатору 4, а резистор 9 между вторым выводом конденсатора 3 и общей шиной 14.

D-выход D-триггера 15 соединен с входом 10 триггера 1, C-вход с тактовым входом 20 и с первым входом элемента 16, второй вход которого соединен с инверсным выходов D-триггера 15, а выход с первым входом элемента 17, второй вход которого соединен с V-входом D-триггера 15 и входом 21 сброса, а выход с выходом 11 триггера 1. Защитные диоды 18 и 19 анодами подключены соответственно к входу 10 и выходу 11 триггера 1, катодами к шине 12 питания триггера 1. Указанные диоды служат для защиты D-входа D-триггера 15 и выхода элемента 17 от действия остаточного на конденсаторе 3 напряжения при снятом напряжении питания на шине 13 устройства. При использовании в качестве D-триггера 15 и элемента 17 И-НЕ цифровых микросхем, выполненных по КМОП технологии, защитные диоды 18 и 19 не устанавливаются, поскольку они имеются в составе указанных микросхем.

Помехостойкое триггерное устройство работает следующим образом.

При подаче напряжения питания на шину 13 на входе 20 устанавливается уровень логического "0", а на входе 21 уровень логической "1". При этом D-триггер 15 заблокирован по D-входу и может находится в любом из двух логических состояний. На выходе элемента 17 поддерживается уровень логического "0" и конденсатор 3 удерживается в разряженном состоянии.

Одновременно происходит заряд конденсатора 4 через резисторы 7, 9. Сопротивления резисторов 7, 8 выбираются достаточно большими, чтобы исключить излишнее потребление энергии. Сопротивление резистора 9 выбирается достаточно малым, чтобы падение напряжения на нем в нормальных условиях было близко к нулю. Напряжение, до которого заряжается конденсатор 4, определяется соотношением сопротивлений резисторов 7 и 8.

При подаче на вход 21 уровня логического "0" D-триггер 15 устанавливается в состояние логического "0" по D-входу сигналом, поступающим с конденсатора 3 через резистор 6, на инверсном выходе D-триггер 15 и на выходе элемента 16 устанавливается уровень логической "1", на выходе элемента 17 уровень логического "0", и устройство удерживается в исходном состоянии.

При подаче уровня логической "1" на вход 20 D-триггер 15 блокируется в состоянии логического "0", на выходе элемента 16 устанавливается уровень логического "0", а на выходе элемента 17 уровень логической "1". Конденсатор 3 начинает заряжаться через резисторы 5, 9. Поскольку сопротивление резистора 9 много меньше сопротивления резистора 5, то резистор 9 практически не влияет на процесс заряда конденсатора 3.

После заряда конденсатора 3 на вход 20 подается уровень логического "0", D-триггер 15 устанавливается в состояние логической "1" сигналом, поступающим на D-вход с конденсатора 3, на выходе элемента 16 устанавливается уровень логического "0", на выходе элемента 17 уровень логической "1", и устройство удерживается в состоянии логической "1".

Переключение устройства в состоянии логического "0" производится аналогичным образом.

При воздействии импульса высокоинтенсивной помехи, вызывающей кратковременное снятие питания устройства, напряжение на шине 12 питания триггера 1 падает до нуля. Одновременно производится снижение напряжения в точке соединения резисторов 7 и 8 с помощью диода 2. На втором выводе конденсатора 3 устанавливается напряжение отрицательной полярности, практически равное напряжению на конденсаторе 4.

Напряжение на конденсаторе 4 U₄ KE, где E напряжение питания устройства, R7 и R8 сопротивления резисторов 7 и 8 соответственно.

Если устройство в момент поступления импульса помехи находилось в состоянии логической "1", то напряжение на конденсаторе 3 было равно E. В течение времени действия импульса помехи, вызывающей снятие питания устройства, конденсатор 3 разряжается через резисторы 5, 6, 9 и защитные диоды 18, 19. Ток разряда конденсатора 3 определяется разностью потенциалов (E - KE), а не величиной E; кроме того, он дополнительно ограничивается резистором 6. В результате, скорость разряда конденсатора 3 уменьшается.

Указанное обстоятельство позволяет обеспечить устойчивость триггерного устройства с заданной величиной емкости конденсатора 3 в условиях воздействия высокоинтенсивной помехи, приводящей к снятию питания, при большей длительности импульса помехи. В результате повышается помехостойкость триггерного устройства.

В институте изготовлен макет помехостойкого триггерного устройства, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.

Изобретение относится к импульскной технике. Достигаемый технический результат - повышение помехостойкости в условиях воздействия импульса высокоинтенсивной помехи, вызывающей снятие питания устройства. Помехостойкое триггерное устройство содержит триггер 1, диод 2, первый 3 и второй 4 конденсаторы, первый 5, второй 6, третий 7, четвертый 8 и пятый 9 резисторы, шину 12 питания триггера 1, шину 13 питания устройства и общую шину 14. Технический результат достигнут введением резисторов 6, 7, 8, 9, конденсатора 4, диода 2 и новых связей между элементами. 1 ил.

Помехостойкое триггерное устройство, содержащее первый конденсатор, первый вывод которого через первый резистор соединен с выходом триггера, отличающееся тем, что введены второй конденсатор, второй, третий, четвертый, пятый резисторы и диод, причем первый вывод первого конденсатора через второй резистор соединен с входом триггера, шина питания которого подключена к катоду диода, который подключен параллельно третьему резистору и анод которого соединен через второй конденсатор с вторым выводом первого конденсатора, четвертый резистор включен параллельно второму конденсатору, пятый резистор между точкой соединения конденсаторов и общей шиной.