ЯЧЕЙКА ОДНОРОДНОЙ ПОЛИНОМИАЛЬНО-ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ Российский патент 1999 года по МПК G06F7/00 

Изобретение относится к области вычислительной техники и техники передачи дискретной информации.

Изобретение наиболее эффективно может быть использовано для построения однородных полиномиально-вычислительных сред с программно перестраиваемой структурой и функциями для выполнения операции в алгебраических системах типа полей Галуа GF/2^m/ и кольцо многочленов, универсальных кодирующих устройств циклических кодов, генераторов и селекторов случайных последовательностей с высокой надежностью, выполнения операций в традиционных системах счисления.

Известна ячейка однородной среды, предназначенная для реализации управляемых логических преобразований над входными переменными и осуществления различных коммутаций входов и выходов /а.с. N 1218378, G 06 F 7/00/.

Прототип-ячейка однородной среды /а.с. N 1218378, G 06 F 7/00, 1986 г., СССР/, содержит логические элементы И, ИЛИ, триггер. Недостатком прототипа является то, что он не позволяет строить однородные среды с программно изменяющейся структурой, при выполнении операций в алгебраических системах типа двоичных полей Галуа GF /2^m/ и кольцо многочленов.

Целью настоящего изобретения является расширение функциональных возможностей ячейки, создание ячейки, отличающейся простотой реализации, позволяющей строить однородные среды с программно изменяющейся структурой и функциями.

Поставленная цель достигается тем, что устройство, содержащее триггер, первый, второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы И, элемент настройки, отличается тем, что в него введены первый и второй элементы НЕ, одноразрядный сумматор, четвертый, пятый и шестой элементы ИЛИ, пятый, шестой и седьмой элементы И, первый и второй элементы 2-2И-2ИЛИ и элемент настройки, выполненный на регистре кода настройки, первый, второй, третий, четвертый, пятый и шестой входы которого являются задающими входами ячейки, седьмой и восьмой входы являются соответственно адресным и управляющим входами ячейки, содержащей с первого по шестой информационные входы, первый и второй выходы регистра кода настройки соединены соответственно с первыми входами элементов И первого элемента 2-2И-2ИЛИ и входами первого элемента ИЛИ, выход которого через второй элемент НЕ подключен к первому входу пятого элемента И, третий выход регистра кода настройки и выход первого элемента 2-2И-2ИЛИ через четвертый элемент И соединен с первым входом второго элемента ИЛИ, выход которого подключен к первому входу одноразрядного сумматора, выход которого соединен со вторым входом пятого элемента И, выход которого и выход седьмого элемента И подключены ко входам третьего элемента ИЛИ, четвертый выход регистра кода настройки соединен через первый элемент НЕ с первым входом первого и непосредственно с первым входом второго элемента И, вторые входы которых являются третьим информационным входом ячейки, второй и четвертый выходы регистра кода настройки соединены соответственно с первыми входами шестого и седьмого элементов И, пятый соединен с первым входом элемента И, второй вход которого является четвертым информационным входом ячейки, первый вход которой соединен со вторыми входами второго элемента ИЛИ и седьмого элемента И, второй информационный вход является вторым входом второго элемента И первого элемента 2-2И-2ИЛИ, выход первого элемента НЕ подключен к третьему входу пятого элемента И, шестой выход регистра кода адреса подключен к первым входам элементов И второго элемента 2-2И-2ИЛИ, выход которого соединен с первым входом пятого и шестого элементов ИЛИ, второй вход последнего является пятым информационным входом ячейки, выходы первого и второго элементов И соединены соответственно со вторым входом одноразрядного сумматора и первым входом четвертого элемента ИЛИ, второй выход одноразрядного сумматора подключен ко входу триггера и второму входу шестого элемента И, выходы которых соединены соответственно со вторыми входами первого и второго элементов И второго элемента 2-2И-2ИЛИ, выход третьего элемента И соединен с тактовым входом триггера, выход которого подключен ко второму входу четвертого элемента ИЛИ, шестой информационный вход ячейки соединен со вторым входом пятого элемента ИЛИ, выход которого является первым выходом ячейки и подключен ко второму входу первого элемента И первого элемента 2-2И-2ИЛИ, выходы третьего, четвертого и шестого элементов ИЛИ являются соответственно вторым, третьим и четвертыми ячейками.

Такое конструктивное решение позволяет расширить функциональные возможности ячейки, и строить на ее основе полиномиально-вычислительные однородные среды с программно перестраиваемыми структурами и функциями, преобразователи информации с перестраиваемыми структурами и функциями, что достигается введением одноразрядного сумматора, программно перестраиваемого в режим суммирования по модулю два, введением в ячейку обратных связей, организацией возможности ввода и вывода информации по нескольким входным и выходным цепям, организацией "обхода" ячейки в однородной среде, при обнаружении ее отказа по кодам настройки, "сквозного" переноса информации через ячейку, что необходимо при создании однородных сред, имеющих общий выход с выхода последней ячейки среды.

На фиг. 1 приведена функциональная схема ячейки однородной полиномиально-вычислительной среды.

На фиг. 2 приведена схема соединения ячеек в однородной среде.

Описание работы ячейки однородной полиномиально-вычислительной среды по фиг. 1.

Ячейка однородной полиномиально-вычислительной среды состоит из 2-х элементов 2-2И-2ИЛИ 3-1 и 3-2, триггера 7, сумматора 6, шести элементов И 4-1 - 4-6, шести элементов ИЛИ 5-1 - 5-6, двух элементов НЕ 2-1 и 2-2, имеет 6 информационных входов 14, 15, 16, 17, 18 и 19, четыре информационных выхода 20, 21, 22 и 23, один регистр кода, имеющий шесть задающих входов настройки 8, 9, 10, 11, 12 и 13, входы выбора адреса А и управления У.

Шесть сигналов настройки подаются на входы регистра кода 8 - 13 и записываются в него при наличии сигналов выбора адреса А и управления записью У.

Сигналы с первого 14 и второго 15 информационных входов подаются, в зависимости от кода настройки, на первый вход сумматора 6, на второй вход которого подается через логические элементы, управляемые сигналом настройки, с выхода 4 регистра 1, сигнал с третьего информационного входа ячейки 16. Результат суммирования с первого выхода сумматора 6 /выход переноса при сложении/ может быть подан на второй выход ячейки /21/ при соответствующей настройке. Со второго входа сумматора 6 результат суммирования может быть записан в триггер 7 и передан на выходы первый /20/ и четвертый /23/; на информационный вход 19 подается в среде сигнал обратной связи, который транслируется через пятый элемент ИЛИ на выход 20 и далее на ячейки, предшествующие данной ячейки в однородной среде, и поступают на вход первого элемента 2-2И-2ИЛИ. Прохождение сигнала обратной связи в ячейку обеспечивается выбором кода настройки /уровня логической единицы на первом и третьим входах регистра 1/. Запись информации в триггер осуществляется при условии его тактирования от импульсов на четвертом информационном входе - 17 и при уровне логической единицы на пятом выходе регистра 1. Информация, считываемая с триггера 7 попадает через логических элемент ИЛИ 5 - 4 на третий выход ячейки 22, через указанный элемент ИЛИ 5 - 4 на выход 22 поступает сигнал с третьего информационного входа 16 ячейки при уровне логической единицы на четвертом выходе регистра 1, что исключает попадание информации со входа 16 в схему преобразования ячейки - сумматор 6 и триггер 7, и обеспечивает непосредственную передачу информации со входа 16 на выход 22, т.е. ее "обход". На вход 14 ячейки подается значение разряда "перенос" с ячейки, где складывается предшествующая пара двоичных символов. Символы складываемых в ячейке разрядов подаются по входам ячейки 15 и 16. По входу 18 в ячейку может поступать информация, передаваемая на выход 23 без обработки. Такой выход обеспечивает передачу на общий выход среды, организованный с выхода последней из ячеек, через промежуточные ячейки среды, информации с выхода последней ячейки преобразователя.

Такой преобразователь может занимать в однородной среде число ячеек меньше, чем число ячеек в самой среде.

В цепь обратной связи в ячейке может быть заведена информация с выхода элемента ИЛИ 5 - 2 или по пятому входу 19.

Перенос результата суммирования в старший разряд с первого выхода сумматора 6 осуществляется при соответствующей настройке ячейки через логические элементы И 4 - 5, ИЛИ 5 - 3 и выход 21. Через эти же элементы проходит результат со входа 14 непосредственно на выход 21.

Ячейка однородной полиномиально-вычислительной среды относится к области вычислительной техники и техники передачи информации. Ее использование позволяет строить программируемые полиномиально-вычислительные среды для выполнения преобразований в алгебраических полях Галуа GF (2^m), кольцах многочленов, алгебраических операций над двоичными числами, построения кодирующих и декодирующих устройств и цифровых фильтров с программно перестраиваемой структурой. Техническим результатом является обеспечение возможности организовать "обход" ячейки при ее неработоспособности, исключить необходимость включения дополнительных элементов при построении однородных сред, повысить ее надежность. Ячейка содержит триггер, два элемента 2-2И-2ИЛИ, три элемента И. Для расширения ее функциональных возможностей и возможностей однородных программируемых полиномиально-вычислительных сред, создаваемых на ее основе, упрощения конструкции и повышения надежности этой среды в нее введены одноразрядный сумматор, два элемента НЕ, шесть элемента ИЛИ, четыре элемента И и регистр кода настройки. 2 ил.

Ячейка однородной полиномиально-вычислительной среды, содержащая триггер, первый, второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы И и элемент настройки, отличающаяся тем, что в нее введены первый и второй элементы НЕ, одноразрядный сумматор, четвертый, пятый и шестой элементы ИЛИ, пятый, шестой и седьмой элементы И, первый и второй элементы 2-2И-2ИЛИ и элемент настройки, выполненный на регистре кода настройки, первый, второй, третий, четвертый, пятый и шестой входы которого являются задающими входами ячейки, седьмой и восьмой входы являются соответственно адресным и управляющим входами ячейки, содержащей с первого по шестой информационные входы, первый и второй выходы регистра кода настройки соединены соответственно с первыми входами элементов И первого элемента 2-2И-2ИЛИ и входами первого элемента ИЛИ, выход которого через второй элемент НЕ подключен к первому входу пятого элемента И, третий выход регистра кода настройки и выход первого элемента 2-2И-2ИЛИ через четвертый элемент И соединен с первым входом второго элемента ИЛИ, выход которого подключен к первому входу одноразрядного сумматора, выход которого соединен со вторым входом пятого элемента И, выход которого и выход седьмого элемента И подключены ко входам третьего элемента ИЛИ, четвертый выход регистра кода настройки соединен через первый элементе НЕ с первым входом первого и непосредственно с первым входом второго элементов И, вторые входы которых являются третьим информационным входом ячейки, второй и четвертый выходы регистра кода настройки соединены соответственно с первыми входами шестого и седьмого элементов И, пятый соединен с первым входом третьего элемента И, второй вход которого является четвертым информационным входом ячейки, первый вход которой является вторыми входами второго элемента ИЛИ и седьмого элемента И, второй информационный вход является вторым входом второго элемента 2-2И-2ИЛИ, выход первого элемента НЕ подключен к третьему входу пятого элемента И, шестой выход регистра кода адреса подключен к первым входам элементов И второго элемента 2-2И-2ИЛИ, выход которого соединен с первыми входами пятого и шестого элементов ИЛИ, второй вход последнего является пятым информационным входом ячейки, выходы первого и второго элементов И соединены соответственно со вторым входом одноразрядного сумматора и первым входом четвертого элемента ИЛИ, второй выход одноразрядного сумматора подключен ко входу триггера и второму входу шестого элемента И, выходы которых соединены соответственно со вторыми входами первого и второго элементов И второго элемента 2-2И-2ИЛИ, выход третьего элемента И соединен с тактовым входом триггера, выход которого подключен ко второму входу четвертого элемента ИЛИ, шестой информационный вход ячейки соединен со вторым входом пятого элемента ИЛИ, выход которого является первым выходом ячейки и подключен ко второму входу первого элемента И первого элемента 2-2И-2ИЛИ, выходы третьего, четвертого и шестого элементов ИЛИ являются соответственно вторым, третьим и четвертым выходами ячейки.