ДЕМОДУЛЯТОР СИГНАЛОВ С ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ Российский патент 1999 года по МПК H04L27/14 

Изобретение относится к радиоэлектронике, в частности к системам передачи дискретной информации, и может быть использовано для демодуляции сигналов с частотной манипуляцией.

Известно устройство для демодуляции сигналов с частотной манипуляцией, содержащее генератор импульсов, формирователи импульсов, реверсивный счетчик, дешифратор и логические элементы (Лебедев О.В. Устройство для контроля частоты. Патент РФ N 2007732, кл. G 01 R 23/15, 15.02.94 г. Бюл. N 3). В данном устройстве демодуляция частотно-манипулированного сигнала выполняется посредством цифрового измерения и сравнения длительностей соседних периодов входного сигнала с последующим выделением знака их разности. Частотный диапазон этого демодулятора ограничен тем, что для точного цифрового измерения каждого периода входного сигнала необходимо устанавливать частоту дискретизации, формируемую генератором импульсов, в сотни раз выше частоты входного сигнала. Вследствие этого даже при использовании быстродействующих логических элементов, имеющих частоту переключения порядка 100 МГц, максимальная частота входного сигнала ограничивается на уровне сотен килогерц, и значительно уменьшается в случаях демодуляции сигналов, манипулированных минимальным частотным сдвигом, т.е. когда девиация частоты ΔF значительно меньше несущей частоты F_H сигнала.

Например, если частота F_H = 100 кГц манипулируется частотным сдвигом ΔF = ± 0,1 кГц, то разность периодов сигнала с максимальной 100,1 кГц и минимальной 99,9 кГц частотой составляет 20 нс. Для цифрового измерения такой разности необходимо применять генератор импульсов с частотой более 100 МГц, так как погрешность дискретности при цифровом измерении длительности каждого периода входного сигнала составляет не менее ± 10 нс.

Наиболее близким по технической сущности к изобретению является демодулятор сигналов с частотной манипуляцией, содержащий формирователь импульсов, четыре D-триггера, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, генератор тактовых импульсов и последовательно соединенные счетчик и дешифратор. Вход демодулятора через формирователь импульсов подключен к объединенным D-входам первого и второго D-триггеров, входы синхронизации которых подключены соответственно к первому и второму выходам дешифратора (Мартиросов В.Е., Гуськов Д. П. Демодулятор сигналов с частотной манипуляцией. Патент РФ N 2076458, кл. 04 L 27/14, 27.03.97 г. Бюл. N 9).

Недостатком известного устройства является ограниченное быстродействие, обусловленное инерционными свойствами системы фазовой автоматической подстройки частоты (ФАПЧ), применяемой в данном демодуляторе для выделения частотно-манипулированного сигнала, особенно при манипуляции сигнала минимальным частотным сдвигом, т.е. при относительно малой девиации частоты. Согласно типовому принципу действия в устройствах с ФАПЧ требуется устанавливать частоту опорных импульсов, формируемых генератором тактовых импульсов, значительно (в десятки - сотни раз) выше частоты входного сигнала. В случаях демодуляции сигналов, манипулированного минимальным частотным сдвигом, максимальная частота входного сигнала ограничивается тем, что в известном устройстве необходимо сформировать два стробирующих опорных сигнала близких частот F_оп= F_н+ΔF и F_оп-= F_н-ΔF. Например, при демодуляции сигнала о несущей частотой F_H = 100 кГц и девиацией ΔF 0,1 кГц необходимо с помощью генератора тактовых импульсов частоты F_ГТИ, счетчика с коэффициентом пересчета N_СИ и дешифратора сформировать сигналы двух опорных частот: F_ОП+ = F_ГТИ/(N_СИ - 1) = 100,1 кГц и F_ОП- - F_ГТИ/(N_СИ + 1) = 99,9 кГц.

Для получения таких значений опорных частот требуется счетчик с коэффициентом деления порядка N_CB ≈ 1000 и генератор тактовых импульсов стабильной частоты F_ГТИ = F_Н • N_СИ = 100 МГц, сравнимой с максимальной частотой переключения современных логических микросхем. При дальнейшем уменьшении девиации частоты либо повышении несущей частоты входного сигнала резко возрастают требования к частоте тактовых импульсов. Таким образом, известное устройство непригодно для демодуляции частотно-манипулированных сигналов в высокочастотном (до единиц - десятков мегагерц) диапазоне из-за ограничений по быстродействию применяемой элементной базы, не позволяющих реализовать принцип ФАПЧ при дальнейшем повышении несущей частоты сигнала или уменьшении девиации частоты.

Технической задачей изобретения является повышение максимальной рабочей частоты и увеличение быстродействия при демодуляции сигналов, манипулированных минимальным частотным сдвигом.

Поставленная задача решается тем, что в демодулятор сигналов с частотной манипуляцией, содержащий формирователь импульсов, четыре D-триггера, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, генератор тактовых импульсов и последовательно соединенные счетчик и дешифратор, причем вход демодулятора через формирователь импульсов соединен с D-входами первого и второго D-триггеров, C-входы которых подключены соответственно к первому и второму выходам дешифратора, введен дополнительный логический мажоритарный элемент. Счетный вход счетчика подключен к выходу логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первый вход которого соединен с выходом генератора тактовых импульсов и D-входом третьего D-триггера, выход которого соединен с вторым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом C-вход третьего D-триггера подключен к входу установки нуля счетчика и выходу четвертого D-триггера, D-вход которого соединен с вторым выходом дешифратора, а его C-вход соединен с объединенными D-входами первого и второго D-триггеров. К выходам этих триггеров подключены соответственно первый и второй входы логического мажоритарного элемента, третий вход которого соединен с его выходом и является выходом демодулятора.

Введение в устройство логического мажоритарного элемента, охваченного цепью положительной обратной связи, позволяет при минимальных аппаратурных затратах обеспечить надежное формирование демодулированного сигнала в диапазоне рабочих частот до десятков мегагерц при повышенном быстродействии устройства. Кроме того, изменение связей между основными функциональными блоками позволяет реализовать дискриминационную характеристику с заданной зоной нечувствительности, и значительно ослабить зависимость между частотой входного сигнала и требуемой тактовой частотой переключения логических элементов. Это дает возможность повысить быстродействие, особенно при демодуляции сигналов, манипулированных минимальным частотным сдвигом. Увеличение максимальной рабочей частоты демодулятора обеспечено за счет переключения фронта срабатывания счетчика в зависимости от разности фаз между входным и тактовым сигналами, реализованного установкой логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ между генератором тактовых импульсов и счетчиком, и за счет формирования длительности импульса сброса счетчика в исходное состояние равной периоду частоты входного сигнала.

На фиг. 1 приведена функциональная схема демодулятора; на фиг. 2 показаны временные диаграммы, поясняющие работу устройства.

Демодулятор сигналов с частотной манипуляцией содержит формирователь импульсов 1, первый и второй D-триггеры 2 и 3, логический мажоритарный элемент 4, генератор тактовых импульсов 5, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, счетчик 7, дешифратор 8, третий и четвертый D-триггеры 9 и 10.

В процессе работы на вход устройства поступает сигнал с частотной манипуляцией, частота которого в зависимости от передаваемой информации принимает два значения: (F_н+ΔF) или (F_н-ΔF), и определяется несущей (средней) частотой F_Н и девиацией частоты ΔF. Формирователь импульсов 1, выполняющий функцию триггера Шмитта, преобразует входной сигнал в последовательность импульсов, имеющих скважность, примерно равную двум. Фаза сформированного логического сигнала сравнивается D-триггерами 2 и 3 с моментами появления двух опорных импульсов, для задания которых применен цифровой таймер на основе генератора тактовых импульсов 5, счетчика 7 и дешифратора 8. На первом выходе дешифратора 8 опорный импульс появляется с временной задержкой T_ЗД после начала N-го импульса входного сигнала несущей частоты F_Н, и стробирует D-триггер 2. На втором выходе дешифратора 8 опорный импульс появляется раньше (N + 1)-го импульса входного сигнала частоты F_Н на время T_ЗД, и стробирует D-триггер 3.

Если на вход устройства поступает сигнал частоты F_н+ΔF_н, то после стробирования оба D-триггера 2 и 3 устанавливаются в состояние логической единицы, а при частоте входного сигнала F_н-ΔF на выходах этих триггеров появляются сигналы логического нуля (см. фиг. 2б,в). Мажоритарный логический элемент 4, обычно выполняющий логическую функцию "≥2", при подключении одного из входов к собственному выходу выполняет логическую функцию 2-ИЛИ - для сигналов логического нуля, и функцию 2-И - для сигналов логической единицы. Вследствие этого изменение логического состояния (переход из "0" в "1" и наоборот) на выходе мажоритарного элемента 4 и соответственно выходе демодулятора происходит только в случаях появления либо двух логических единиц, либо двух логических нулей на выходах D-триггеров 2 и 3, соединенных с двумя входами мажоритарного элемента 4.

В случаях флюктуации фронтов импульсов на выходе формирователя 1, обусловленных, например, влиянием внешних наводок и помех либо паразитной амплитудной модуляцией входного сигнала, изменение логического состояния одного из D-триггеров 2 или 3 относительно другого не приводит к срабатыванию мажоритарного элемента 4, который из-за наличия положительной обратной связи запоминает предыдущее состояние логического сигнала.

После появления опорного сигнала на втором выходе дешифратора 8 срабатывает D-триггер 10, синхронизируемый передними фронтами импульсов формирователя 1, и формирует импульс, длительность которого соответствует одному периоду входного сигнала. Данный импульс служит для сброса в исходное состояние счетчика 7 и синхронизации D-триггера 9, управляющего режимом работы логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Если при этом момент появления переднего фронта импульса на выходе формирователя 1 совпадает с нулевым логическим уровнем (паузой) на выходе генератора тактовых импульсов 5, то на выходе D-триггера 9 формируется сигнал логического нуля. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ при наличии логического нуля на одном входе выполняет функцию простого логического повторителя, поэтому импульсы с выхода генератора 5 проходят на счетный вход счетчика 7 без изменения фазы. Если же в момент срабатывания формирователя 1 и D-триггера 10 на выходе генератора 5 присутствует сигнал логической единицы, то D-триггер 9 устанавливается в единичное состояние, чем и переводит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 в режим логического инвертирования. В этом случае импульсы с выхода генератора 5 проходят на счетный вход счетчика 7 с инверсией фазы.

Переключение фазы тактовых импульсов на входе счетчика 7 в зависимости от наличия импульса либо паузы на выходе генератора 5 по переднему фронту входного сигнала позволяет в два раза снизить погрешность дискретности γ_д ≤ 0,5/T₁F_ГТИ и нестабильность цифрового формирования образцовых интервалов времени T₁, T₂, через которые появляются импульсы на первом и втором выходах дешифратора 8, служащие для стробирования D-триггеров 2, 3.

При реализации детектора частоту тактовых импульсов F_ГТИ генератора 5 и коэффициент пересчета N_СИ счетчика 7 целесообразно устанавливать в зависимости от заданных значений несущей F_Н и девиации ΔF частоты входного сигнала с учетом требуемого интервала времени задержки T_ЗД: F_ГТИ = 1/T_ЗД; N_СИ.1 = 2F_н/ΔF + 1; N_СИ.2 = N_СИ.1 - 1 + 1/T_ЗДF_Н.

Для обеспечения высокой помехоустойчивости интервал задержки выбирают по допустимой нестабильности фронтов ΔT_фи импульсов на выходе формирователя 1 и максимальной погрешности дискретности ΔT_д = 0,5/F_ГТИ цифрового задания образцовых интервалов T₁ и T₂: T_ЗД ≥ ΔT_фи+ΔT_д.
Например, для демодуляции входного сигнала с несущей частотой F_Н = 100 кГц и девиацией частоты ΔF = 0,1 кГц при времени задержки T_ЗД = 2 мкс (соответствующего 20% одного периода несущей частоты) необходимы генератор тактовых импульсов частоты F_ГТИ = 500 кГц, счетчик и дешифратор, срабатывающий при кодах N_СИ.1 = 2001 и N_СИ.2 = 2004. При этом длительность образцовых интервалов времени T₁ и Т₂, характеризующих быстродействие устройства, составляет T₁ = N_СИ.1/F_ГТИ = 4,002 мс; T₂ = N_СИ.2/F_ГТИ = 4,008 мс.

При дальнейшем уменьшении задержки до T_ЗД = 1 мкс вдвое повышается быстродействие демодулятора (T₁, T₂ ≈2 мс) при одновременном увеличении частоты тактовых импульсов до F_ГТИ = 1 МГц.

Изменением соотношения между тактовой частотой и несущей частотой входного сигнала в диапазоне F_ГТИ / F_Н = 3...10 можно обеспечить оптимальное сочетание между быстродействием устройства и максимальной рабочей частотой входного сигнала при выполнении требований по высокой помехоустойчивости демодулятора.

Таким образом, предлагаемое устройство обладает повышенным по сравнению с прототипом быстродействием и увеличенной в десятки раз максимальной рабочей частотой демодуляции сигналов, манипулированных минимальным частотным сдвигом, обеспеченными за счет введения дополнительного логического мажоритарного элемента, охваченного положительной обратной связью, и изменения связей между основными функциональными блоками схемы демодулятора. Такое техническое решение позволяет получить дискриминационную характеристику с заданной зоной нечувствительности и ослабить зависимость между тактовой частотой работы схемы и частотой входного сигнала. Это дает возможность повысить быстродействие устройства, особенно в случае демодуляции сигналов, манипулированных минимальным частотным сдвигом. Увеличение максимальной рабочей частоты демодулятора обеспечено за счет переключения фронта срабатывания счетчика в зависимости от разности фаз между входным и тактовым сигналами, реализованного установкой логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ между генератором тактовых импульсов и счетчиком, и за счет формирования длительности импульса сброса счетчика в исходное состояние, равной периоду частоты входного сигнала.

Демодулятор может быть реализован на цифровых микросхемах серии КР1533. В формирователе импульсов можно использовать микросхему триггера Шмитта КР1533ТЛ2, в счетчике - микросхемы типа КР1533ИЕ5, в дешифраторе - микросхему типа КР1533ИД2. Триггеры - на микросхемах КР1533ТМ2, мажоритарный элемент - на микросхеме КР1533ЛПЗ, а генератор тактовых импульсов и логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ можно построить на микросхемах КР1533ЛП5.

Источники информации
1. Лебедев О. В. Устройство для контроля частоты. Патент РФ N 2007732, кл. G 01 R 23/15, 15.02.94 г. Бюл. N 3.

2. Мартиросов В. Е., Гуськов Д.П. Демодулятор сигналов с частотной манипуляцией. Патент РФ N 2076458, кл. H 04 L 27/14, 27.03.97 г. Бюл. N 9.

Изобретение относится к радиоэлектронике, в частности к системам передачи дискретной информации, и может быть использовано для демодуляции сигналов с частотной манипуляцией. Технический результат заключается в повышении максимальной рабочей частоты и быстродействия демодулятора, для чего он содержит формирователь импульсов D - триггеры, мажоритарный логический элемент, генератор тактовых импульсов, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик, дешифратор и D - триггеры. За счет применения мажоритарного элемента с положительной обратной связью демодулятор имеет дискриминационную характеристику с заданной нечувствительностью к флюктуациям фронта входных импульсов и обеспечивает формирование демодулированного сигнала в диапазоне рабочих частот до десятков мегагерц. Повышение быстродействия устройства достигается переключением фронта срабатывания счетчика в зависимости от разности фаз между входным и тактовым сигналами, реализованного установкой логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ между генератором тактовых импульсов и счетчиком, и за счет формирования длительности импульса сброса счетчика равной периоду входного сигнала. 2 ил.

Демодулятор сигналов с частотной манипуляцией, содержащий формирователь импульсов, первый, второй, третий и четвертый D-триггеры, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, генератор тактовых импульсов и последовательно соединенные счетчик и дешифратор, причем вход демодулятора через формирователь импульсов соединен с D-входами первого и второго D-триггеров, C-входы которых подключены соответственно к первому и второму выходам дешифратора, отличающийся тем, что в него введен логический мажоритарный элемент, причем счетный вход счетчика подключен к выходу логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом генератора тактовых импульсов и D-входом третьего D-триггера, выход которого соединен с вторым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, C-вход третьего D-триггера подключен к входу сброса счетчика и выходу четвертого D-триггера, D-вход которого соединен с вторым выходом дешифратора, а его C-вход соединен с объединенными D-входами первого и второго D-триггеров, к выходам которых подключены соответственно первый и второй входы логического мажоритарного элемента, третий вход которого соединен с его выходом и подключен к выходу демодулятора.