АДАПТЕР-КОММУТАТОР МАГИСТРАЛЕЙ Российский патент 2002 года по МПК G06F15/16 G06F15/163 

Изобретение относится к техническим средствам автоматики и вычислительной техники и может быть использовано для сбора данных, управления и преобразования потоков данных между управляющими вычислительными машинами и объектом управления. В частности, предназначено для сопряжения информационных потоков двух магистралей с возможностью контролирования работы объекта управления и корректировки информации, поступающей на объект управления, может быть использовано в системах, связанных с передачей и управлением потоками информации в радиолокационных станциях летательных аппаратов.

Из уровня техники известны различные коммутационные устройства для построения сетей обмена данными. Известен адаптер [1] с блокам перегруппировки данных, содержащий регистр для обмена данными с памятью посредством управляемого смещения, которые не осуществляет функцию сопряжения магистралей. Известна параллельная компьютерная система [2], в которой осуществляется управление пакетами заявок по двум параллельным магистралям, но передача данных происходит по одной магистрали. В известном устройстве сортировки иинформации [3] выполняется функция селекции слов из потока данных, но входная информация поступает по одной магистрали. Известно устройство коммутации для многопроцессорной системы [4], которое выбрано прототипом, содержащее два обрабатывающих процессора, обслуживающий процессор, блок памяти, блок n-канальных адаптеров. Недостатком данной системы является невозможность коммутации параллельных цифровых двунаправленных магистралей.

Задачей, решаемой в изобретении, является создание устройства, обеспечивающего преобразование мультиплексированной магистрали (МПИ) в демультиплексированную магистраль третьего уровня (МЗ), захвата управления с подменой информации по инициативе приоритетной управляющей вычислительной машины на основе анализа внешних воздействий и работы ведомой вычислительной машины.

Технический результат достигается за счет того, что в адаптере-коммутаторе магистралей (АКМ) содержатся следующие элеметы и связи, показанные на чертеже. Шина адреса демультиплексированной магистрали третьего уровня (МЗ) 1 ооединена с первым входом коммутатора адреса МЗ 2, выход которого соединен с дешифратором МЗ 3, буфером адреса МЗ 4 и адресным входом формирователя данных 5. Шина данных МЗ 6 соединена с буферным приемопередатчиком МЗ 7, выход которого соединен с первым входом двунаправленного коммутатора данных 8, с информационными входами регистра состояния 9 и запоминающего устройства 10. Выход двунаправленного коммутатора данных 8 соединен с двунаправленным буфером данных МЗ 11 и с информационным входом формирователя данных 5, выход которого соединен с информационным входом оперативного запоминающего устройства (ОЗУ) контроля 12. Мультиплексированная магистраль (МПИ) 13 соединена с буферным приемопередатчиком МПИ 14, выход которого соединен с информационным входом запоминающего устройства, с входами регистра адреса 15, регистра режимов 16, коммутатора 17, с выходами запоминающего устройства 10 и регистра состояния 9, со вторым входом двунаправленного коммутатора данных 8, с информационным входом и с выходом сверхоперативного запоминающего устройства 18, с выходом ОЗУ контроля 12 и через преобразователь адреса 19 с первым адресным входом ОЗУ контроля 12, через формирователь адреса 20 со вторым адресным входом ОЗУ контроля 12. Выход регистра адреса 15 соединен с дешифратором МПИ 21 и через преобразователь адреса МПИ 22 со вторым входом коммутатора адреса МЗ. Шина управляющих сигналов МЗ 23 соединена с первым входом коммутатора управляющих сигналов 24, выход которого соединен с буфером управляющих сигналов МЗ 25. Шина управляющих сигналов МПИ 26 через преобразователь управляющих сигналов МПИ 27 соединена со вторым входом коммутатора управляющих сигналов 24. Командные шины МЗ 28 и МПИ 29 соединены с соответствующими входами коммутатора 17. Первый выход 30 регистра режимов 16 соединен с управляющими входами буферного приемопередатчика МЗ 7, буфера управляющих сигналов МЗ 25. Второй выход 31 регистра режимов 16 соединен с управляющими входами буферного приемопередатчика МЗ 7, буфера управляющих сигналов МЗ 25, сверхоперативного запоминающего устройства 18. Третий выход 32 регистра режимов 16 соединен с управляющими входами буферного приемопередатчика МПИ 14, буфера управляющих сигналов МЗ 25. Выход 33 дешифратора МЗ 3 соединен с управляющими входами регистра состояния 9, запоминающего устройства 10, сверхоперативного запоминающего устройства 18. Выход 34 дешифратора МПИ 21 соединен с управляющими входами регистра состояния 9, запоминающего устройства 10, регистра режимов 16, коммутатора 17, сверхоперативного запоминающего устройства 18, преобразователя адреса 19 и формирователя адреса 20. Шина управляющих сигналов МЗ 23 соединена с управляющими входами буферного приемопередатчика МЗ 7, регистра состояния 9, запоминающего устройства 10, сверхоперативного запоминающего устройства 18 формирователя данных 5. Шина управляющих сигналов МПИ 26 соединена с управляющими входами регистра состояния 9, запоминающего устройства 10, буферного приемопередатчика МПИ 14, регистра адреса 15, коммутатора 17, регистра режимов 16, сверхоперативного запоминающего устройства 18, преобразователя адреса 19, формирователя адреса 20. Выходные шины АКМ соответственно: с выхода буфера адреса МЗ 4 - шина адреса 35, с выхода двунаправленного буфера данных 11 - шина данных 36, с выхода буфера управляющих сигналов МЗ 25 - шина управляющих сигналов 37, с выхода коммутатора 17 - шина команд 38. Шина управляющих сигналов 37 соединена с управляющими входами буфера адреса МЗ 4 и двунаправленного буфера данных МЗ 11. Количество блоков в регистре состояния, запоминающем устройстве, сверхоперативном запоминающем устройстве может быть произвольным и зависит от круга решаемых задач.

Предлагаемое устройство обеспечивает передачу и прием информации и может быть использовано для управления блоками бортовых радаров РЛС со штатной управляющей вычислительной машиной по магистрали МЗ либо МПИ (в зависимости от управляющей машины), а также для обеспечения корректировки информации передаваемой штатной вычислительной машиной по магистрали МЗ; записи передаваемой информации в ОЗУ с последующим считыванием в управляющую вычислительную машину высшего приоритета; обеспечения передачи и приема информации для управления блоками РЛС со стороны управляющей вычислительной машины высшего приоритета; обеспечения коммутации последовательных линий, разовых команд, синхросигналов на передачу от одного из двух источников информации к объекту управления.

Сравнение с техническими характеристиками, известными из опубликованных источников информации, показывают, что заявляемое решение обладает новизной и имеет изобретательский уровень.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.

Практическая реализация АКМ возможна на ПЛИС семейства MAX7000S и МАХ90000 фирмы "АLTERA", ОЗУ фирмы "Temic".

Aдаптер-коммутатор магитралей работает следующим образом.

При подаче напряжения питания АКМ устанавливается в режим 1 работы, что означает трансляцию информации по МЗ к управляемому объекту, например к блокам радиолокационной станции (РЛС). По командам бортовой цифровой вычислительной машины (БЦВМ) путем записи управляющего слова по МПИ в регистр режимов 16 возможна установка еще двух режимов работы:
- в режиме 2 информация транслируется по МЗ с возможной подменой данных К1К2 под управлением БЦВМ из сверхоперативного запоминающего устройства 18;
- в режиме 3 информация транслируется от БЦВМ по МПИ в МЗ и дальше к блокам РЛС.

Рассмотрим работу в каждом режиме подробнее.

Режим 1
Демультипликативный поток информации по МЗ, разделенный на адресную часть А1 и данные К1К2, поступает на вход АКМ. Шина адреса МЗ 1 соединена с блоками РЛС через коммутатор адреса МЗ 2 и буфер адреса МЗ 4. Данные К1К2 через буферный приемопередатчик МЗ 7 под управлением сигналов 23 проходят через двунаправленный коммутатор данных 8 на вход двунаправленного буфера данных МЗ 11, выход которого соединен с блоками РЛС. Дешифратор МЗ 3 предназначен для распознавания адресов обращения к регистру состояния 9. При поступлении адреса данные К1К2, передаваемые по МЗ, записываются в регистр состояния 9 с возможностью их последующего считывания по магистрали МПИ. Передаваемая при этом по МЗ информация поступает на блоки РЛС. Коммутаторы 17, 2, 8, 24 установлены в состояние передачи информации А1 и К1К2 синхроимпульсов разовых команд и последовательных линий (СИ1, РК1 и ПЛ1) по магистрали МЗ к блокам РЛС. Синхроимпульсы, разовые команды и последовательные линии поступают по шине команд МЗ 28. В ОЗУ контроля 12 записываются адреса А1 и данные К1К2, передающиеся по этим адресам в МЗ. Адреса ОЗУ контроля 12 вырабатываются в формирователе адреса 20. Глубина ОЗУ контроля 12 определяется информацией БЦВМ АД передаваемой по шине МПИ 13 на вход формирователя адреса 20. Со стороны БЦВМ мультиплексированный поток информации АД через буферный приемопередатчик МПИ 14 разделяется на адресную часть, записывающуюся под управлением сигналов 26 в регистр адреса 15, и данные МПИ. Данные МПИ поступают на вход двунаправленного коммутатора данных 8, либо в сверхоперативное записывающее устройство 18, либо считываются из ОЗУ контроля 12 или регистра состояния 9. Дешифратор МПИ 21 предназначен для распознавания адресов обращения БЦВМ к регистру режимов 16, преобразователю адреса 19, к запоминающему устройству 10 и регистру состояния 9. Запоминающее устройство 10 производит запись данных МЗ и МПИ с последующим обнулением хранящейся в нем информации после чтения ее БЦВМ. Преобразователь адреса МПИ 22 переносит адресную область МПИ в адресную область МЗ.

Функционирование БЦВМ в данном режиме заключается в том, что БЦВМ "наблюдает" за процессами в РЛС, происходящими под управлением информации, поступающей по МЗ. Наблюдение происходит посредством считывания информации из регистра состояния 9, запоминающего устройства 10 и ОЗУ контроля 12. Кроме этого, БЦВМ имеет возможность загрузки сверхоперативного запоминающего устройства 18. Считывание информации происходит также с органов управления РЛС. По результатам анализа данной информации БЦВМ передает адаптеру команду - переходить в режим 2 или режим 3.

Режим 2
Отличается от режима 1 тем, что в зависимости от БЦВМ информационный поток транслируется по МЗ к блокам РЛС, либо по определенным адресам МЗ происходит подмена данных К1К2, извлекаемых из сверхоперативного запоминающего устройства 18 (загрузка данных в сверхоперативное запоминающее устройство 18 происходит от БЦВМ в любом из трех режимов)
Режим 3
Отличается тем, что управление блоками РЛС происходит со стороны БЦВМ. Демультипликативная адресная часть информации через регистр адреса 15, преобразователь адреса МПИ 22, коммутатор адреса МЗ 2 поступает на буфер адреса МЗ 4. Данные через буферный приемопередатчик МПИ 14, двухнаправленный коммутатор данных 8 поступают и принимаются с двунаправленного буфера данных МЗ 11. Сигналы управления 26 через преобразователь управляющих сигналов МПИ 27, коммутатор управляющих сигналов 24 поступают на буфер управляющих сигналов МЗ 25. Коммутаторы 17,2,8,24 установлены в состояние передачи данных от БЦВМ к блокам РЛС.

Таким образом, адаптер-коммутатор магистралей позволяет расширить функциональные возможности РЛС за счет обеспечения перекомутации данных, накопления данных в ОЗУ, обеспечения на основе анализа накопленных данных изменения алгоритма взаимодействия блоков РЛС, подключенных к МЗ, с подключенной к этой магистрали БЦВМ посредством полного захвата и управления БЦВМ либо подменой информации, передаваемой по МЗ.

Источники информации
1. Патент US 5721841, MKИ G 06 F 15/02, опубликован ИСМ 4/99.

2. Патент JP 2781742, МКИ G 06 F 15/16, опубликован ИСМ 16/99.

3. Патент RU 2128855, МКИ G 06 F 7/08, опубликован 01.04.99.

4. Патент RU 2027220, МКИ G 06 F 15/16, опубликован 20.01.95.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для сбора данных, управления и преобразования потоков данных между управляющими вычислительными машинами и объектом управления. Техническим результатом является обеспечение преобразования мультиплексированной магистрали в демультиплексированную магистраль третьего уровня, захвата управления с подменой информации по инициативе приоритетной управляющей вычислительной машины на основе анализа внешних воздействий и работы ведомой вычислительной машины. Для этого адаптер-коммутатор содержит мультиплексированные магистрали, коммутаторы, буферные приемопередатчики, буферы, регистры, формирователи, преобразователи, дешифраторы, оперативное запоминающее устройство контроля, сверхоперативное запоминающее устройство, шины управляющих сигналов. 1 ил.

Адаптер-коммутатор магистралей, содержащий запоминающее устройство, отличающийся тем, что шина адреса демультиплексированной магистрали третьего уровня МЗ соединена с первым входом коммутатора адреса МЗ, выход которого соединен с дешифратором МЗ, буфером адреса МЗ и адресным входом формирователя данных, шина данных МЗ адаптера-коммутатора соединена с буферным приемопередатчиком МЗ, выход которого соединен с первым входом двунаправленного коммутатора данных, с информационными входами регистра состояния и запоминающего устройства, выход двунаправленного коммутатора данных соединен с двунаправленным буфером данных МЗ и с информационным входом формирователя данных, выход которого соединен с информационным входом оперативного запоминающего устройства (ОЗУ) контроля, мультиплексированная магистраль (МПИ) соединена с буферным приемопередатчиком МПИ, выход которого соединен с информационным входом запоминающего устройства, с входами регистра адреса, регистра режимов, коммутатора, с выходами запоминающего устройства и регистра состояния, со вторым входом двунаправленного коммутатора данных, с информационным входом и с выходом сверхоперативного запоминающего устройства, с выходом ОЗУ контроля и через преобразователь адреса с первым адресным входом ОЗУ контроля, а также через формирователь адреса со вторым адресным входом ОЗУ контроля, выход регистра адреса соединен с дешифратором МПИ и через преобразователь адреса МПИ со вторым входом коммутатора адреса МЗ, шина управляющих сигналов МЗ адаптера-коммутатора соединена с первым входом коммутатора управляющих сигналов, выход которого соединен с буфером управляющих сигналов МЗ, выход которого посредством шины управляющих сигналов соединен с управляющими входами буфера адреса МЗ и двунаправленного буфера данных МЗ, выход буфера адреса МЗ - с шиной адреса адаптера-коммутатора, выход двунаправленного буфера данных МЗ - с шиной данных адаптера-коммутатора, выход коммутатора - с шиной команд адаптера-коммутатора, шина управляющих сигналов МПИ адаптера-коммутатора через преобразователь управляющих сигналов МПИ соединена со вторым входом коммутатора управляющих сигналов, командные шины МЗ и МПИ адаптера-коммутатора соединены с соответствующими входами коммутатора, первый выход регистра режимов соединен с управляющими входами буферного приемопередатчика МЗ, буфера управляющих сигналов МЗ, второй выход регистра режимов соединен с управляющими входами МЗ, буферного приемопередатчика МЗ, буфера управляющих сигналов МЗ, сверхоперативного запоминающего устройства, третий выход регистра режимов соединен с управляющими входами буферного приемопередатчика МПИ, буфера управляющих сигналов МЗ, выход дешифратора МЗ соединен с управляющими входами регистра состояния, запоминающего устройства, сверхоперативного запоминающего устройства, выход дешифратора МПИ соединен с управляющими входами регистра состояния, запоминающего устройства, регистра режимов, коммутатора, сверхоперативного запоминающего устройства, преобразователя адреса и формирователя адреса, шина управляющих сигналов МЗ адаптера-коммутатора соединена с управляющими входами буферного приемопередатчика МЗ, регистра состояния, запоминающего устройства, сверхоперативного запоминающего устройства, формирователя данных, шина управляющих сигналов МПИ адаптера-коммутатора соединена с управляющими входами регистра состояния, запоминающего устройства, буферного приемопередатчика МПИ, регистра адреса, коммутатора, регистра режимов, сверхоперативного запоминающего устройства, преобразователя адреса, формирователя адреса.