УСТРОЙСТВО ВОСПРОИЗВЕДЕНИЯ СИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЦИИ С МАГНИТНОГО НОСИТЕЛЯ Российский патент 2003 года по МПК G11B5/09 

Изобретение относится к технике магнитной записи и вычислительной технике и может быть использовано в запоминающих устройствах на движущихся магнитных носителях.

Известно устройство воспроизведения сигналов цифровой информации с магнитного носителя [1] , содержащее последовательно соединенные усилитель формирователь, фазовый детектор, фильтр, инерционный генератор, первый и второй моностабильные мультивибраторы, три D-триггера, причем выход усилителя-формирователя дополнительно соединен с синхровходом первого D-триггера, второй выход инерционного генератора подключен к второму входу фазового детектора, вход первого моностабильного мультивибратора соединен с шиной импульсов синхронизации и с синхровходом второго D-триггера, выход второго моностабильного мультивибратора подключен к входу сброса первого D-триггера и к синхровходу третьего D-триггера, инверсный выход первого D-триггера соединен с информационным входом третьего D-триггера, прямой выход второго D-триггера соединен с шиной выходной информации. Недостатком данного устройства является то, что оно может использоваться только в накопителях на магнитном носителе, информация в которых записывается способом "модифицированной фазовой модуляции" ввиду ограничения по плотности записи при значительных фазовых искажениях.

Наиболее близким по технической сущности к предлагаемому является устройство воспроизведения сигналов цифровой информации с магнитного носителя [2] , содержащее усилитель-формирователь, инерционный генератор, первую группу из двух D-триггеров, шину выходной информации и шину импульсов синхронизации, инерционный генератор, подключенный к синхронизирующему входу первого D-триггера первой группы, информационный вход которого соединен с выходом второго D-триггера первой группы, а выход первого D-триггера соединен с шиной выходной информации, блок управляемой задержки, распределитель импульсов, блок памяти кодов задержки, вторая группа D-триггеров и элемент ИЛИ, при этом выход усилителя-формирователя соединен с входом инерционного генератора и синхронизирующими входами D-триггеров второй группы, выход инерционного генератора соединен с шиной импульсов синхронизации и через элемент задержки - с входом блока управляемой задержки, выход этого блока соединен с входом распределителя импульсов и синхронизирующим входом второго D-триггера первой группы, каждый выход распределителя импульсов подключен к одному из адресных входов блока памяти кодов задержки и информационному входу одного из D-тригтеров второй группы, при этом вход сброса каждого предыдущего D-триггера второй группы соединен с информационным входом каждого последующего D-триггера этой группы, а вход сброса последнего D-триггера второй группы соединен с информационным входом первого D-триггера второй группы, выходы всех D-триггеров второй группы подключены к входам элемента ИЛИ, выход которого соединен с информационным входом второго D-триггера первой группы, а выходы блока памяти кодов задержки соединены с адресными входами блока управляемой задержки. Недостаток данного устройства заключается в необходимости априорного знания о статистических характеристиках воспроизводимой кодовой последовательности и шумовой составляющей фазовых искажений сигнала. В результате этого на конкретных кодовых комбинациях устройство воспроизведения будет детектировать информацию неоптимальным образом.

Задачей, на решение которой направлено предлагаемое изобретение, является повышение верности воспроизведения и плотности магнитной записи.

Это достигается тем, что в устройство воспроизведения сигналов цифровой информации с магнитного носителя, содержащее пиковый детектор, усилитель-формирователь, соединенный входом с выходом пикового детектора, инерционный генератор, первую линию задержки, соединенную входом с выходом усилителя-формирователя, а выходом - с первым блоком управляемой задержки, шину выходной информации и шину импульсов синхронизации, введены вторые линия задержки и блок управляемой задержки, соединенные последовательно, два выделителя импульсов, два регистра сдвига и блок констант, при этом выход усилителя-формирователя подключен ко второму входу первого выделителя импульсов, и входу инерционного генератора, выходы первого выделителя импульсов соединены с входами первого регистра сдвига, выходы которого соединены с входами блока констант и входами второго регистра сдвига, выходы второго регистра сдвига подключены к двум другим входам блока констант, выходы которого подключены к отдельным управляющим входам первого и второго блоков управляемой задержки, выходы блоков управляемой задержки соединены с первым и вторым входами второго выделителя импульсов соответственно, выходы которого соединены с шиной выходной информации, а выход инерционного генератора подключен к входу второй линии задержки, первому входу первого выделителя импульсов и к отдельным синхровходам первого и второго регистров сдвига соответственно, а также блока констант.

Введение в устройство воспроизведения сигналов цифровой информации с магнитного носителя вторых линии задержки и блока управляемой задержки, двух выделителей, двух регистров сдвига, блока констант позволяет применять предлагаемое устройство в системах накопителей на магнитном носителе, в которых информация кодируется любым самосинхронизирующимся кодом с переменной длиной слова.

Применение предлагаемого устройства в накопителе на магнитном носителе, использующем любые самосинхронизирующиеся коды, позволяет повысить достоверность воспроизведения данных при неизвестных статистических характеристиках воспроизводимого потока и шумовых составляющих фазовых искажений.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - схема одного из возможных вариантов реализации выделителя импульсов для устройства, показанного на фиг. 1; на фиг.3 - примерная схема блока управляемой задержки; на фиг.4 приведены временные диаграммы, поясняющие работу предлагаемого устройства.

На фиг.1 изображено:
1 - пиковый детектор;
2 - усилитель-формирователь;
3 - элемент первой линии задержки;
4 - первый блок управляемой задержки;
5 - второй выделитель импульсов;
6 - инерционный генератор;
7 - элемент второй линии задержки;
8 - второй блок управляемой задержки;
9 - первый выделитель импульсов;
10 - первый регистр сдвига;
11 - блок констант;
12 - второй регистр сдвига;
13 и 14 - шина выходной информации и шина импульсов синхронизации соответственно.

Пиковый детектор 1 предназначен для обнаружения пиков воспроизводимого сигнала. Усилитель-формирователь 2, подключенный к выходу пикового детектора 1, предназначен для усиления сигналов цифровой информации, воспроизводимых с магнитного носителя, и формирования по ним прямоугольных импульсов. Инерционный генератор б предназначен для выработки серии импульсов со стабильной частотой следования, по средней фазе и частоте импульсов, поступающих на его вход с выхода усилителя-формирователя 2. Элементы первой 3 и второй 7 линий задержки задерживают во времени серию импульсов, поступающих на их входы с выходов усилителя-формирователя 2 и инерционного генератора 6 соответственно. Первый 4 и второй 8 блоки управляемой задержки представляют собой линию задержки с цифровым управлением и предназначены для задержки во времени каждого импульса, поступающего на их информационные входы с выходов элементов первой 3 и второй 7 линий задержки соответственно. Выходы первого 4 и второго 8 блоков управляемой задержки соединены с входами второго выделителя импульсов 5. Выходы второго выделителя импульсов 5 соединены с двухразрядной шиной выходной информации 13. Схемы первого выделителя импульсов 9 и второго выделителя 5 аналогичны. Выделитель импульсов 9 представляет собой цифровую схему и служащие для обнаружения разницы фаз сигналов, поступающих на его первый и второй входы, первый вход которого соединен с выходом инерционного генератора 6, а второй вход с выходом усилителя-формирователя 2. Первый 10 и второй 12 регистры сдвига представляют собой устройство для потактного запоминания последовательности воспроизводимой информации. Входы первого 10 регистра сдвига соединены с выходами первого выделителя импульсов 9, а входы второго 12 регистра сдвига соединены с последовательными выходами первого 10 регистра сдвига. Блок констант 11 представляет собой цифровое устройство, предназначенное для формирования определенной двоичной комбинации, определяющей величину задержки информационного или синхросигнала в блоках управляемой задержки 4 и 8, в зависимости от кодов, зафиксированных в регистрах сдвига 10 и 12 и поступающих с параллельных выходов этих регистров на его входы. Первый вход первого 9 выделителя импульсов, синхронизирующие входы первого 10 и второго 12 регистров сдвига и блока констант 11, соединены с выходом инерционного генератора 6 и шиной импульсов синхронизации 14.

На фиг. 2 изображена схема одного из возможных вариантов реализации выделителя импульсов для кода, между единицами которого присутствует не менее одного нуля, содержащая три D-триггера 17, 19, 20 и элемент И-НЕ 18. На вход 15 схемы (фиг. 2) поступает информация с выхода инерционного генератора 6 (фиг. 1), а на вход 16 (фиг.2) информация с выхода усилителя-формирователя 2 (фиг. 1). В случае применения данной схемы в качестве второго выделителя импульсов 5 (фиг. 1) на вход 15 схемы (фиг. 2) поступает информация с выхода первого 4 блока управляемой задержки (фиг.1), а на вход 16 схемы (фиг.2) информация с выхода второго 8 блока управляемой задержки (фиг.1).

Выходы схемы 21, 22 (фиг.2) подключаются к последовательным входам регистра сдвига 10 (фиг.1) в случае применения данной схемы в качестве первого выделителя импульсов 9 (фиг.1) или к шине выходной информации 13 для применения в качестве второго выделителя импульсов 5 (фиг.1).

На фиг. 3 приведена схема возможного варианта реализации блоков управляемой задержки, представляющей собой цепочку линий задержки, сигналы с которых коммутируются мультиплексором на выход, в зависимости от двоичной комбинации на управляющих входах, формируемой блоком констант 11 (фиг. 1).

Устройство работает следующим образом. Записанная на магнитный носитель кодированная цифровая информация (фиг. 4,а), воспроизводится пиковым детектором 1 (фиг.1) с фазовыми искажениями, вызванными взаимным влиянием воспроизводимых сигналов, которые, например, равны Δt₁, Δt₂, Δt₃ (фиг. 4,б). По пикам воспроизводимых сигналов (фиг. 4,б) усилитель- формирователь 2 (фиг.1) формирует импульсы (фиг. 4,в), по средней фазе и частоте которых инерционный генератор 6 (фиг.1) вырабатывает серию импульсов (фиг. 4,г) стабильной частоты. Работу предлагаемого устройства рассмотрим на примере обнаружения и коррекции для фазового искажения Δt₁ и Δt₂ (фиг. 4,в). Серия импульсов с инерционного генератора 6 поступает на первый 15 вход (фиг.2) первого выделителя импульсов 9 (фиг.1). На второй 16 (фиг.2) вход выделителя импульсов 9 поступают импульсы с усилителя-формирователя 2 (фиг.1).

Выделитель импульсов формирует на выходах кодовую комбинацию, определяющую единицу или нуль в данном такте воспроизводимой информации, а при детектировании единицы - признак разности фаз единичного и стробирующего его синхроимпульса. Признак разности фаз определяет, в какой половине тактового интервала (окна детектирования) пришел информационный импульс.

Первый выделитель импульсов 9 (фиг.1) выполняет первоначальное детектирование информации и вырабатывает одну из трех возможных комбинаций сигналов на своих выходах 21 и 22 (фиг. 2). В исходном состоянии на выходе схемы выделителя импульсов присутствует двоичная комбинация "0-0". Информационный сигнал (фиг.4,в) на входе 16 выделителя импульсов (фиг.2) устанавливает D-триггеры 17 или 19 в состояние "0" или "1" в зависимости от информации на входе 15 выделителя (фиг. 4,д, 4,е). Задний фронт синхросигнала на входе 15 выделителя импульсов (фиг. 2) приводит к установке D-триггера 20 и соответственно к сбросу D-триггеров 17 и 19 и возврату схемы в исходное состояние. Таким образом схема выделителя импульсов реагирует на фазовый сдвиг информационного сигнала относительно середины окна детектирования формированием комбинации "0-1" при сдвиге информационного сигнала влево от середины окна детектирования и комбинации "1-0" при правом сдвиге. Комбинация "0-0" соответствует отсутствию единицы в воспроизводимой последовательности.

Далее эта комбинация поступает на входы последовательного занесения информации первого регистра сдвига 10 (здесь и далее фиг. 1). Регистр сдвига 10 представляет собой пару n-разрядных сдвиговых регистров, n определяется как 2(Кмах+1), где Кмах равно максимальному числу нулей между единицами в используемом канальном коде. Схемы первого 10 и второго 12 регистров сдвига аналогичны. На каждый из последовательных входов этих регистров подается информация с соответствующего выхода выделителя импульсов 9. Одноименные последовательные выходы первого 10 регистра сдвига подаются на входы второго регистра сдвига 12. Таким образом на регистрах сдвига 10 и 12 фиксируется первоначально детектированная кодовая комбинация длиной 4(Кмах+1) и информация о фазе каждой детектированной единицы.

Ввиду наличия межсимвольной интерференции (МСИ) и шумовых фазовых искажений выполненное первоначальное детектирование может содержать ошибку, заключающуюся в том, что очередная единица может быть зафиксирована в другом тактовом интервале (т. е. информационный импульс выйдет за пределы соответствующего ему окна детектирования). Для повышения достоверности воспроизведения данных в условиях сильной МСИ в заявляемом устройстве выполняется дополнительное корректирующее детектирование каждого элемента канального кода за счет анализа ансамбля зафиксированных значений кодов, предшествующих и последующих тактовому интервалу, и значений фазовых искажений, зафиксированных в регистрах сдвига 10 и 12 и установке границ окна детектирования по критерию максимального правдоподобия.

Формирование оптимальных границ окна детектирования выполняется с помощью блока констант 11, первой 3 и второй 7 линий задержек и первого 4 и второго 8 блоков управляемой задержки. Корректирующее детектирование выполняет второй выделитель импульсов 5.

Блок констант представляет собой устройство, построенное, например, на базе программируемой логической матрицы (ПЛМ), формирующее управляющие сигналы для блоков 4 и 8 управляемой задержки, которые смещают положение границ окна корректирующего детектирования. Постоянная задержка информационного и синхросигналов, выполняемая задержками 3 и 7, позволяет учитывать положение единиц в тактах как предшествующих, так и последующих детектированию. Величина смещения положения окна определяется следующим образом:
1) если в очередном тактовом интервале имеется информационный сигнал и он находится во второй половине окна первичного детектирования, то блок констант вырабатывает управляющий сигнал на вход первого блока управляемой задержки 4 (фиг. 4,ж), обеспечивающий нулевое значение задержки информационного сигнала в этом блоке (фиг. 4,и); управляющий сигнал в второй блок управляемой задержки синхросигнала 8 (фиг. 4,з) задает величину задержки, равную 0,5(mах(Т1мси) + min(Т0мси)) (фиг. 4,к), где Т1мси соответствует величине фазовых сдвигов из-за МСИ в данном тактовом интервале при условии, что в данном такте первичное детектирование выполнено без ошибки, а Т0мси - величина фазовых сдвигов из-за МСИ при условии ошибочного первичного детектирования. Максимальные и минимальные величины выбираются из всех зарегистрированных в регистрах сдвига 10 и 12 комбинаций;
2) если в очередном тактовом интервале имеется информационный сигнал и он находится в первой половине окна первичного детектирования, то блок констант вырабатывает управляющий сигнал на вход второго блока управляемой задержки 8 (фиг. 4, з), обеспечивающий нулевое значение задержки сигнала синхронизации в этом блоке (фиг. 4,к); управляющий сигнал в первый блок управляемой задержки информационного сигнала 4 (фиг. 4,ж) задает величину задержки, равную 0,5(mах(Т0мси) + min(Т1мси)) (фиг. 4,и).

Формирование управляющих кодов блока констант 11 выполняется в тактах, соответствующих появлению единицы в последнем разряде выходов первого регистра сдвига 10. Если в этом разряде ноль, то управляющие сигналы блока констант 11 устанавливают нулевые задержки блоков управляемой задержки 4 и 8 и выходы второго выделителя импульсов 5 повторяют выходы первого выделителя 9 с задержкой 2(Kmax + 1) тактов (фиг. 4,л).

В блоке констант 11 величины задержек Т0мси и Т1мси записываются заранее по известному для данного канала характеристическому импульсу и принятому канальному коду.

Введение в устройство воспроизведения сигналов цифровой информации с магнитного носителя двух выделителей сигналов, двух регистров сдвига и блока констант, а также второй линии задержки с блокам управляемой задержки выгодно отличает его от устройства воспроизведения сигналов цифровой информации с магнитного носителя [2], так как позволяет повысить надежность детектирования за счет компенсации влияния МСИ, причем не требуется априорной информации о статистических характеристиках воспроизводимых кодовых последовательностей и шумовых компонентах фазового сдвига.

Источники информации
1. Патент США 3794987, кл. 360-43. опублик. 1974.

2. Авторское свидетельство СССР 1099324 А, кл. G 11 В 5/09, 1984.

Изобретение относится к технике магнитной записи и может быть использовано в запоминающих устройствах на движущихся магнитных носителях. Устройство содержит пиковый детектор, усилитель-формирователь, инерционный генератор, две линии задержки, два блока управляемой задержки, два выделителя импульсов, два регистра сдвига и блок констант. Введение дополнительной линии задержки, блока управляемой задержки, выделителей импульсов, регистра сдвига и блока констант позволяют устранить влияние межсимвольной интерференции. За счет устранения влияния межсимвольной интерференции повышается надежность выделения данных при воспроизведении цифровой информации. 4 ил.

Устройство воспроизведения сигналов цифровой информации с магнитного носителя, содержащее пиковый детектор, усилитель, формирователь, соединенный входом с выходом пикового детектора, инерционный генератор, первую линию задержки, соединенную входом с выходом усилителя формирователя, а выходом - с первым блоком управляемой задержки, шину выходной информации и шину импульсов синхронизации, отличающееся тем, что в него введены вторые линия задержки и блок управляемой задержки, соединенные последовательно, два выделителя импульсов, два регистра сдвига и блок констант, при этом выход усилителя формирователя подключен ко второму входу первого выделителя импульсов и входу инерционного генератора, выходы первого выделителя импульсов соединены с входами первого регистра сдвига, выходы которого соединены с входами блока констант и входами второго регистра сдвига, выходы второго регистра сдвига подключены к двум другим входам блока констант, выходы которого подключены к отдельным управляющим входам первого и второго блоков управляемой задержки, выходы блоков управляемой задержки соединены с первьм и вторым входами второго выделителя импульсов соответственно, выходы которого соединены с шиной выходной информации, а выход инерционного генератора подключен к первому входу первого выделителя импульсов и к отдельным синхровходам первого и второго регистров сдвига соответственно, а также блока констант.