УСТРОЙСТВО ДЛЯ РАЗГРАНИЧЕНИЯ ДОСТУПА ПОЛЬЗОВАТЕЛЕЙ К РАЗДЕЛАМ ТЕКСТОВЫХ ДОКУМЕНТОВ Российский патент 2004 года по МПК G06F12/14 

Изобретение относится к вычислительной технике, в частности к устройствам для разграничения доступа к разделам текстовых документов.

Известны устройства, которые могли бы быть использованы для решения поставленной задачи [1, 2].

Первое из известных устройств содержит центральный процессор, соединенный с блоком логической обработки и управления, выходы которых подключены к блокам памяти, соединенным с центральным процессором общей шиной данных, и интерфейсный блок [1].

Существенный недостаток данного устройства состоит в невысокой надежности разграничения доступа различных пользователей к редактируемой информации в разделах одних и тех же документов.

Известно и другое устройство, содержащее центральное процессорное устройство (ЦПУ), блок памяти, управляющие входы которого соединены с выходами ЦПУ, а выходы подключены к блоку обработки данных, логические элементы И, ИЛИ и интерфейсный блок [2].

Последнее из перечисленных выше технических решений наиболее близко к описываемому.

Его недостаток также заключается в том, что оно не может обеспечить надежное разграничение доступа пользователей к различным разделам редактируемых текстовых документов. Последнее обстоятельство обусловлено тем, что конструктивное выполнение данного устройства не предусматривает закрепление идентификаторов пользователей за теми разделами редактируемых текстовых документов, которые выделяются соответствующим пользователям для редактирования.

Цель изобретения - повышение надежности разграничения доступа пользователей к разделам текстовых документов путем закрепления идентификаторов пользователей за теми разделами текстовых документов, которые поручены им для редактирования.

Поставленная цель достигается тем, что в устройство, содержащее первый регистр, информационный вход которого является первым информационным входом устройства, а синхронизирующий вход - первым синхронизирующим входом устройства, второй регистр, информационный вход которого является вторым информационным входом устройства, а синхронизирующий вход - вторым синхронизирующим входом устройства, блок памяти, информационные входы которого соединены с выходами соответствующих элементов ИЛИ группы, адресные входы блока памяти подключены к соответствующим выходам третьего регистра, а выходы блока памяти соединены с одними входами соответствующих элементов И первой группы, выходы которых являются информационными выходами устройства, вторую группу элементов И, одни входы которых являются информационными входами группы устройства, а выходы подключены к входам соответствующих элементов ИЛИ группы, синхронизатор, первый и второй управляющие входы которого являются первым и вторым управляющими входами устройства, триггер, единичный выход которого соединен с одним входом первого элемента И, другой вход которого подключен к сдвиговому выходу синхронизатора, первый, второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, введены селектор разделов текстовых документов, информационный вход которого соединен с выходом первого регистра, синхронизирующий вход подключен к первому тактирующему выходу синхронизатора, а управляющие выходы соединены с входами соответствующих элементов И первой и второй групп, селектор адресов разделов, информационный вход которого соединен с выходом второго регистра, информационный выход подключен к информационному входу третьего регистра, синхронизирующий выход соединен с синхронизирующим входом третьего регистра, регистр сдвига, информационный вход которого подключен к информационному выходу селектора разделов текстовых документов, синхронизирующий вход соединен с синхронизирующим выходом селектора разделов текстовых документов, а вход управления сдвигом подключен к выходу первого элемента И, первый счетчик, счетный вход которого соединен с выходом первого элемента И, выход переноса первого счетчика подключен к одному входу первого элемента ИЛИ, другой вход которого соединен с синхронизирующим выходом селектора разделов текстовых документов, а выход подключен к входу первого элемента задержки, второй счетчик, счетный вход которого соединен с выходом переноса первого счетчика, а выход подключен к одному входу второго элемента ИЛИ, другой вход которого соединен с выходом переноса первого счетчика, а выход подключен к установочному входу триггера, компаратор, информационные входы которого соединены с выходами второго регистра и регистра сдвига, синхронизирующий вход подключен к выходу первого элемента задержки, первый выход компаратора соединен с единичным входом триггера, а второй выход подключен к установочному входу второго счетчика, к третьему входу второго элемента ИЛИ и к одному входу третьего элемента ИЛИ, другой вход которого соединен с вторым тактирующим выходом синхронизатора, а выход подключен к синхронизирующему входу селектора адресов разделов, синхронизирующий выход которого подключен ко входу второго элемента задержки, выход которого соединен с установочным входом регистра сдвига, второй элемент И, один вход которого соединен с первым управляющим выходом синхронизатора, другой подключен к выходу второго элемента задержки, а выход соединен с входом третьего элемента задержки, с входом управления считыванием блока памяти и с соответствующими входами элементов И первой группы, третий элемент И, один вход которого подключен к второму управляющему выходу синхронизатора, другой соединен с выходом второго элемента задержки, а выход соединен с входом управления записью блока памяти и с входом четвертого элемента задержки, четвертый элемент ИЛИ, входы которого подключены к выходам третьего и четвертого элементов задержки, а выход соединен с установочными входами первого, второго и третьего регистров, при этом первый установочный вход синхронизатора подключен к выходу третьего элемента задержки, а второй установочный вход синхронизатора соединен с выходом четвертого элемента задержки.

Сущность изобретения поясняется чертежами, где на фиг.1 представлена структурная схема устройства, на фиг.2 и 3 приведены примеры конкретного конструктивного выполнения селектора разделов текстовых документов и селектора адресов разделов соответственно, на фиг.4 показан пример конкретного конструктивного выполнения синхронизатора.

Устройство (фиг.1) содержит первый 1, второй 2, третий 3 регистры, регистр 4 сдвига, компаратор 5, первый 6 и второй 7 счетчики, блок 8 памяти, селектор 9 разделов текстовых документов, селектор 10 адресов разделов, синхронизатор 11, первый 12, второй 13 и третий 14 элементы И, первую 15, 16, 17 и вторую 18, 19, 20 группы элементов И, группу 21 элементов ИЛИ, триггер 22, первый 23, второй 24, третий 25, четвертый 26 элементы ИЛИ, первый 27, второй 28, третий 29 и четвертый 30 элементы задержки.

На фиг.1 также показаны первый 31 и второй 32 информационные входы устройства, первый 33 и второй 34 синхронизирующие входы устройства, первый 35 и второй 36 управляющие входы устройства, группа 37, 38, 39 информационных входов устройства, сигнальный 40 выход устройства и группа 41, 42, 43 информационных выходов устройства.

Кроме того, синхронизатор 11 содержит первый 44 и второй 45 установочные входы, сдвиговый выход 46, первый 47 и второй 48 тактирующие выходы, а также первый 49 и второй 50 управляющие выходы. Селектор 9 разделов текстовых документов содержит информационный 51 и синхронизирующий 52 входы, управляющие 53 выходы, информационный выход 54 и синхронизирующий 55 выходы соответственно. Селектор 10 адресов разделов содержит информационный вход 56, синхронизирующий вход 57, информационный выход 58 и синхронизирующий выход 59.

Селектор 9 разделов текстовых документов (фиг.2) содержит дешифратор 60, элементы 61-63 И, блок памяти 64, выполненный в виде постоянного запоминающего устройства (ПЗУ) и элемент задержки 65.

Селектор 10 адресов разделов (фиг.3) содержит дешифратор 66, элементы 67-69 И, блок памяти 70, выполненный в виде постоянного запоминающего устройства (ПЗУ) и элемент задержки 71.

Синхронизатор 11 (фиг.4) содержит триггеры 72, 73, генератор 74 импульсов и элементы 75, 76 И. Генератор 74 имеет два выхода. На первый выход 46 генератор 74 выдает сдвиговые импульсы с заданной частотой, а на второй выход - тактирующие импульсы, полученные в результате деления частоты сдвиговых импульсов.

Все узлы и элементы устройства выполнены на стандартных потенциально-импульсных элементах.

Устройство работает следующим образом.

В информационной сети группа пользователей работает над редактированием различных разделов одного и того же документа. Принципиальным требованием при организации такой работы является строгая конфиденциальность, при которой каждый пользователь должен иметь доступ только к тем разделам текстовых документов, которые ему поручено редактировать. При этом доступ к просмотру других разделов этого же документа указанными пользователями должен быть блокирован.

В процессе работы в регистр 1 с информационного входа 31 по синхросигналу с входа 33 поступает идентификационный код пользователя. В регистр 2 с информационного входа 32 по синхросигналу с входа 34 поступает код раздела текстового документа, с которым пользователь предполагает работать. Затем через вход 35 синхронизатора 11 на единичный вход триггера 72 поступает сигнал запроса на начало работы. Триггер 72 высоким потенциалом с единичного выхода открывает элемент 75 И, через который первый тактовый импульс генератора 74 поступает на выход 47 синхронизатора 11 и далее на синхронизирующий вход 52 селектора 9.

Дешифратор 60 селектора 9 по коду, поступившему на его вход 51 с выходов регистра 1, выдает на одном из своих выходов высокий потенциал и открывает один из элементов И.

Для определенности положим, что этим элементом является элемент 61 И. В этом случае импульс с входа 52 селектора 9 проходит через этот элемент на вход считывания соответствующей фиксированной ячейки памяти ПЗУ 64 и считывает ее содержимое через выход 54 на вход регистра 4 сдвига. Этим же импульсом, задержанным элементом 65 на время считывания, с выхода 55 селектора 9 считанный код заносится в регистр 3.

Содержимое фиксированной ячейки ПЗУ представляет собой набор последовательных номеров разделов текстового документа, представленных в виде двоично-десятичных кодов, доступ к редактированию содержимого которых разрешен пользователю с данным идентификационным кодом. Первый из кодов, представленных в старших разрядах регистра 4 сдвига, поступает на один из входов компаратора 5, на другой вход которого с выхода регистра 2 поступает код номера раздела, затребованный для редактирования и также представленный в двоично-десятичном коде.

Для синхронизации процесса сравнения кодов в компараторе 5 используется импульс с выхода 55 селектора 9, который проходит через элемент 23 ИЛИ, задерживается элементом 27 на время занесения кода в регистр 4 и затем поступает на синхронизирующий вход компаратора 5.

Если коды регистра 2 и старших разрядов регистра 4 совпали, то на выходе А компаратора 5 формируется сигнал, который проходит через элемент 25 ИЛИ на вход 57 селектора 10.

К этому моменту времени по коду с выхода регистра 2 дешифратор 66 селектора 10 на одном из своих выходов выдал высокий потенциал и открыл один из элементов 67-69 И. Для определенности положим, что этим элементом является элемент 67 И. В этом случае импульс с входа 57 проходит через элемент 67 И на вход фиксированной ячейки ПЗУ 70 и считывает ее содержимое через выход 58 на вход регистра 3, куда код заносится импульсом, задержанным элементом 71 на время считывания.

В фиксированной ячейке ПЗУ 70 хранится код адреса раздела текстового документа, который пользователь вызывает для редактирования. После занесения кода адреса раздела в регистр 4, этот код поступает на адресный вход блока памяти 8, а импульс с выхода 59 селектора 10, задержанный элементом 28 на время занесения кода в регистр 3, поступает, во-первых, на установочный вход регистра 4 сдвига, а во-вторых, через элемент 13 И, открытый по второму входу высоким потенциалом с нулевого выхода 49 триггера 73 синхронизатора 11, на вход считывания блока 8 памяти.

С выхода блока 8 содержимое соответствующего раздела текстового документа поступает через соответствующую группу элементов 15-17 И на рабочее место пользователя. Учитывая, что в нашем примере высокий потенциал дешифратора был на входе элемента 61 И селектора 9, то передача содержимого раздела будет осуществляться через группу 15 элементов И, также соединенную с этим же выходом дешифратора 60 селектора 9. С этой целью импульс считывания поступает на входы элементов 15 И, переписывая содержимое раздела блока памяти на выход 41.

Цикл обращения к блоку 8 памяти заканчивается выдачей импульса считывания, задержанного элементом 29 на время считывания, через вход 44 синхронизатора 11 на установочный вход триггера 72. Триггер 72 возвращается в исходное состояние и блокирует прохождение тактовых импульсов на выход 47. Кроме того, импульс с входа элемента 29 задержки проходит через элемент 26 ИЛИ на установочные входы регистров 1, 2, 3.

После окончания процесса редактирования соответствующего раздела текстового документа в регистр 1 вновь заносится идентификационный код пользователя, в регистр 2 - код раздела, но теперь сигнал окончания редактирования поступает через вход 36 на единичный вход триггера 73, который высоким потенциалом открывает элемент 76 И и тактовый импульс с выхода 48 синхронизатора 11 через элемент 25 ИЛИ поступает на вход 57 селектора 10. Работа селекторов 9, 10 и регистра 4 осуществляется аналогично процессу, описанному выше. Отличие же состоит в том, что в этом случае импульс с выхода элемента задержки 28 проходит не через элемент 13 И, как было ранее, а через элемент 14 И на вход управления записью блока 8.

В соответствии с принятым примером к этому моменту времени селектор 9 высоким потенциалом откроет элементы 18 И группы. В результате этого информационный вход 37 устройства через элементы 18 И, элементы 21 ИЛИ будет подключен к информационному входу блока 8 памяти.

По сигналу с выхода элемента 14 И осуществляется запись содержимого отредактированного раздела текстового документа в блок 8 памяти. После этого тем же импульсом записи, задержанным элементом задержки 30 на время записи, во-первых, через вход 45 синхронизатора триггер 73 устанавливается в исходное состояние, блокируя дальнейшее прохождение импульсов с выхода элемента 76 И, а во-вторых, через элемент 26 ИЛИ устанавливаются в исходное состояние регистры 1, 2 и 3.

Если же коды регистра 2 и старших разрядов регистра 4 не совпали, то формируется сигнал на выходе В компаратора, который поступает на единичный вход триггера 22, устанавливая его в единичное состояние. Высоким потенциалом с единичного выхода триггер 22 открывает по одному входу элемент 12 И, на другой вход которого поступают импульсы сдвига генератора 74 синхронизатора 11 через выход 46.

Импульсы сдвига поступают на вход сдвига регистра 4 и на счетный вход счетчика 6, который подсчитывает их число. Разрядность счетчика 6 выбирается исходя из размерности двоично-десятичного представления нумерации разделов текстовых документов, таким образом, что после подсчета числа всех сдвигов, в результате которых один номер раздела в старших разрядах регистра сдвига заменяется следующим по порядку, на выходе переноса счетчика 6 появляется импульс. Этот импульс, во-первых, через элемент 24 ИЛИ возвращает триггер 22 в исходное состояние, блокируя дальнейшее поступление импульсов сдвига через элемент 12 И на входы регистра 4 и счетчика 6, во-вторых, он поступает на счетный вход счетчика 7 разделов и, в-третьих, через элемент 23 ИЛИ этот импульс задерживается элементом 27 на время окончания сдвига в регистре 4 и поступает на синхронизирующий вход компаратора 5.

Если сравниваемые коды совпали, то на выходе А компаратора 5 появляется импульс и процесс повторяется описанным выше образом при совпадении кодов.

Если же код номера раздела регистра 2 и очередной код в старших разрядах регистра 4 вновь не совпали, то на выходе В компаратора 5 появляется сигнал. Последний вновь устанавливает триггер 22 в единичное состояние, обеспечивая тем самым поступление на входы регистра сдвига 4 и счетчика 6 импульсов сдвига от генератора 74, и дальнейший процесс сравнения кодов вновь повторяется.

Если же запрошенный пользователем раздел текстового документа не находится в числе разделов, к которым он допущен, то после сравнения кода регистра 2 со всеми кодами, занесенными в регистр 4, счетчик 7, осуществляющий подсчет циклов сравнения, зафиксирует факт отсутствия совпадения кодов выдачей импульса переноса на своем выходе. Этот импульс, во-первых, выдается на выход 40 устройства в качестве сигнала попытки несанкционированного доступа к соответствующему разделу текстового документа, а во-вторых, через элемент 24 ИЛИ он поступает на установочный вход триггера 22, возвращая его в исходное состояние.

Таким образом, в отличие от известных устройств данное устройство обеспечивает надежное разграничение доступа пользователей к редактируемым разделам в рамках одного и того же текстового документа.

Источники информации

1. Патент США №5144556, кл. G 06 F 15/38, 15/40, публик. 1992 г.

2. Патент США №5129083, кл. G 06 F 12/00, 15/40, публик. 1992 г. (прототип).

Изобретение относится к вычислительной технике. Его использование позволяет получить технический результат в виде повышения надежности разграничения доступа пользователей к разделам текстовых документов. Устройство содержит три регистра, блок памяти, синхронизатор, две группы элементов И, группу элементов ИЛИ, триггер, элемент И, три элемента ИЛИ и четыре элемента задержки. Технический результат достигается тем, что в устройство введены селектор разделов текстовых документов, селектор адресов разделов, регистр сдвига, два счетчика, компаратор, два элемента ИЛИ и элемент И. Идентификационный код пользователя вводится в первый регистр, а идентификационный код раздела документа – во второй регистр. 4 ил.

Устройство для разграничения доступа пользователей к разделам текстовых документов, содержащее первый регистр, информационный вход которого является первым информационным входом устройства, а синхронизирующий вход - первым синхронизирующим входом устройства, второй регистр, информационный вход которого является вторым информационным входом устройства, а синхронизирующий вход - вторым синхронизирующим входом устройства, блок памяти, информационные входы которого соединены с выходами соответствующих элементов ИЛИ группы, адресные входы блока памяти подключены к соответствующим выходам третьего регистра, а выходы блока памяти соединены с одними входами соответствующих элементов И первой группы, выходы которых являются информационными выходами устройства, вторую группу элементов И, одни входы которых являются информационными входами группы устройства, а выходы подключены к входам соответствующих элементов ИЛИ группы, синхронизатор, первый и второй управляющие входы которого являются первым и вторым управляющими входами устройства, триггер, единичный выход которого соединен с одним входом первого элемента И, другой вход которого подключен к сдвиговому выходу синхронизатора, первый, второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, отличающееся тем, что оно содержит селектор разделов текстовых документов, информационный вход которого соединен с выходом первого регистра, синхронизирующий вход подключен к первому тактирующему выходу синхронизатора, а управляющие выходы соединены с входами соответствующих элементов И первой и второй групп, селектор адресов разделов, информационный вход которого соединен с выходом второго регистра, информационный выход подключен к информационному входу третьего регистра, синхронизирующий выход соединен с синхронизирующим входом третьего регистра, регистр сдвига, информационный вход которого подключен к информационному выходу селектора разделов текстовых документов, синхронизирующий вход соединен с синхронизирующим выходом селектора разделов текстовых документов, а вход управления сдвигом подключен к выходу первого элемента И, первый счетчик, счетный вход которого соединен с выходом первого элемента И, выход переноса первого счетчика подключен к одному входу первого элемента ИЛИ, другой вход которого соединен с синхронизирующим выходом селектора разделов текстовых документов, а выход подключен к входу первого элемента задержки, второй счетчик, счетный вход которого соединен с выходом переноса первого счетчика, а выход подключен к одному входу второго элемента ИЛИ, другой вход которого соединен с выходом переноса первого счетчика, а выход подключен к установочному входу триггера, компаратор, информационные входы которого соединены с выходами второго регистра и регистра сдвига, синхронизирующий вход подключен к выходу первого элемента задержки, первый выход компаратора соединен с единичным входом триггера, а второй выход подключен к установочному входу второго счетчика, к третьему входу второго элемента ИЛИ и к одному входу третьего элемента ИЛИ, другой вход которого соединен с вторым тактирующим выходом синхронизатора, а выход подключен к синхронизирующему входу селектора адресов разделов, синхронизирующий выход которого подключен ко входу второго элемента задержки, выход которого соединен с установочным входом регистра сдвига, второй элемент И, один вход которого соединен с первым управляющим выходом синхронизатора, другой подключен к выходу второго элемента задержки, а выход соединен с входом третьего элемента задержки, с входом управления считыванием блока памяти и с соответствующими входами элементов И первой группы, третий элемент И, один вход которого подключен к второму управляющему выходу синхронизатора, другой соединен с выходом второго элемента задержки, а выход соединен с входом управления записью блока памяти и с входом четвертого элемента задержки, четвертый элемент ИЛИ, входы которого подключены к выходам третьего и четвертого элементов задержки, а выход соединен с установочными входами первого, второго и третьего регистров, при этом первый установочный вход синхронизатора подключен к выходу третьего элемента задержки, а второй установочный вход синхронизатора соединен с выходом четвертого элемента задержки.